低电压差分信号传输驱动器电路的制作方法
【专利摘要】本发明公开了一种低电压差分信号传输驱动器电路，包括：对称互补交叉开关电路，输出端输出差分信号，输入端连接输入信号和其反相信号。电流源和电流沉，用于为对称互补交叉开关电路提供电流。在差分正信号和差分负信号之间通过两个串联电阻取出共模信号。反馈电路，将共模信号和参考信号进行比较，当共模信号大于参考信号时，反馈电路使电流源的电流减少、同时使电流沉的电流增加，从而使共模信号降低；当共模信号小于参考信号时，反馈电路使电流源的电流减增加、同时使电流沉的电流减少，从而使共模信号增加。本发明能对共模信号进行自动反馈调节并自动箝位，能保证接收器的阈值电压达到100mV以下，能减小驱动器的输出摆幅,减小干扰和提高传输速度。
【专利说明】低电压差分信号传输驱动器电路
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种低电压差分信号传输驱动器电路。
【背景技术】
[0002]现有的传统信号传输方式具有以下缺点:⑴大于128位宽的总线已经很难管理；
[2]频率为133MHz以上传输更为困难；(3)解决电磁干扰(EMI)问题；(4)连接线等附件代价很大。
[0003]而低电压差分信号(LVDS)是一种小振幅差分信号技术，它使用非常低的幅度信号(约350mV)通过一对差分PCB走线或平衡电缆传输数据。LVDS也是一个高性能多任务I/O接口标准，具有低功耗，高速度，抗外界噪声干扰，自身低电磁干扰辐射和安全性好的特点。LVDS被认为是除平板显示外，还在高速商用芯片信号传输的一项关键技术而受到广泛重视。
[0004]低压差分信号是由原美国国家半导体公司提出，目前已经成为行业标准的一种串行高速信号传输协议，如图1所示，是低电压差分信号传输的系统结构图，图1给出了实际低电压差分信号驱动器的信号传输原理，通过一组对称互补交叉的开关连接远端的端节电阻100欧姆，可以在远处产生3.5mA的驱 动电流所产生的350mV的电压，将高速信号发送至接收处。如图2所示，是低电压差分信号的传输波形图，图2给出了实际传输中的V+和V-的差分和共模信号及合成后的差分信号幅度，其中V+为输入到接收器的正输入端的信号，V-为输入到接收器的负输入端的信号。与传统的信号传输不同在于，低电压差分信号是由一对导体承载，相互作为参考电平，实际的信号幅度为二者之差，具有抗干扰和高速的特点。
[0005]如图3所示，是现有低电压差分信号传输驱动器电路图，现有低电压差分信号传输驱动器包括:
[0006]—对称互补交叉开关电路，其输出端输出一对差分信号，所述对称互补交叉开关电路的输入端连接输入信号dan和其反相信号dap,输入信号dan和其反相信号dap控制差分信号Padp和padn输出。
[0007]所述对称互补交叉开关电路包括NMOS管MUNMOS管M2、NM0S管M3和NMOS管M4。NMOS管Ml的漏极和NMOS管M3的源极相连并作为输出差分正信号或差分负信号中的一个的输出端；^0S管M4的源极和NMOS管M2的漏极相连并作为输出所述差分正信号或所述差分负信号中的另一个的输出端。
[0008]NMOS管M3的漏极和NMOS管M4的漏极连接在一起并和由PMOS晶体管M6组成的电流源的漏极相连；NM0S管Ml的源极和NMOS管M2的源极连接在一起并和由NMOS管M5组成的所述电流沉的漏极相连。
[0009]输入信号dan连接NMOS管M4和Ml的栅极、所述输入信号dan的反相信号dap连接NMOS管M3和M2的栅极。[0010]现有低电压差分信号传输驱动器虽然能够实现约350mv幅度的信号输出，但是如图2所示，其共模信号比较大，可以达到2.5V左右，在外界干扰下容易发生共模信号容易产生较大波动并失真，这会影响到低电压差分信号的输出幅度，使得现有技术中的接收器的阈值电压即接收器所接收的低电压差分信号的幅度只能达到350mV左右，不能实现接收器的阈值电压的进一步的降低。
【发明内容】
[0011]本发明所要解决的技术问题是提供一种低电压差分信号传输驱动器电路，能对共模信号进行自动反馈调节，使共模信号自动箝位，能保证接收器的阈值电压达到IOOmV以下，从而能减小驱动器的输出摆幅，减小干扰和提高传输速度。
[0012]为解决上述技术问题，本发明提供的低电压差分信号传输驱动器电路包括:
[0013]—对称互补交叉开关电路，其输出端输出一对差分信号，所述对称互补交叉开关电路的输入端连接输入信号和其反相信号，所述输入信号和其反相信号控制所述差分信号输出。
[0014]一电流源和一电流沉，用于为所述对称互补交叉开关电路提供电流。
[0015]在所述差分信号的差分正信号和差分负信号之间串联阻值相同的第一电阻和第二电阻，在所述第一电阻和所述第二电阻的连接点出取出所述差分正信号和所述差分负信号的共模信号。
[0016]一反馈电路，该反馈电路将所述共模信号和参考信号进行比较，当所述共模信号大于所述参考信号时，所述反馈电路使所述电流源的电流减少、同时使所述电流沉的电流增加，从而使所述共模信号降低；当所述共模信号小于所述参考信号时，所述反馈电路使所述电流源的电流减增加、同时使所述电流沉的电流减少，从而使所述共模信号增加。
[0017]进一步的改进是，所述对称互补交叉开关电路包括第一 NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管，所述第一 NMOS管的源极和所述第二 NMOS管的漏极相连并作为输出所述差分正信号或所述差分负信号中的一个的输出端，所述第三NMOS管的源极和所述第四NMOS管的漏极相连并作为输出所述差分正信号或所述差分负信号中的另一个的输出端；所述第一NMOS管的漏极和所述第三NMOS管的漏极连接在一起并和所述电流源相连；所述第二 NMOS管的源极和所述第四NMOS管的源极连接在一起并和所述电流沉相连；所述输入信号连接所述第一 NMOS管的栅极和所述第四NMOS管的栅极、所述输入信号的反相信号连接所述第二 NMOS管的栅极和所述第三NMOS管的栅极，或者所述输入信号连接所述第二 NMOS管的栅极和所述第三NMOS管的栅极、所述输入信号的反相信号连接所述第一 NMOS管的栅极和所述第四NMOS管的栅极。
[0018]进一步的改进是，所述电流源为一第五PMOS管，所述第五PMOS管的漏极和所述第
一NMOS管的漏极、所述第三NMOS管的漏极连接在一起，所述第五PMOS管的源极接电源，所述第五PMOS管的栅极接第一偏置电压；所述电流沉为一第六NMOS管，所述第六PMOS管的漏极和所述第二 NMOS管的源极、所述第四NMOS管的源极连接在一起，所述第六NMOS管的源极接地，所述第六NMOS管的栅极接第二偏置电压。
[0019]进一步的改进是,所述反馈电路包括:
[0020]第七NMOS管和第八NMOS管，所述第七NMOS管和所述第八NMOS管的源极连接在一起，所述第七NMOS管的栅极连接所述参考信号、所述第八NMOS管的栅极连接所述共模信号。
[0021]第九NMOS管，所述第九NMOS管的漏极和所述第七NMOS管和所述第八NMOS管的源极连接在一起，所述第九NMOS管的源极接地，所述第九NMOS管的栅极连接第三偏置电压，所述第九NMOS管为所述第七NMOS管和所述第八NMOS管提供一下拉电流。
[0022]第十PMOS管，所述第十PMOS管的漏极和栅极连接在一起并都和所述第七NMOS管的漏极连接，所述第十PMOS管的源极接电源，所述第十PMOS管的栅极和所述电流源连接并使所述电流源为所述第十PMOS管和第七NMOS管组成的第一电流路径的镜像电流。
[0023]第十一 PMOS管，所述第十一 PMOS管的漏极和栅极连接在一起并都和所述第八NMOS管的漏极连接，所述第i^一 PMOS管的源极接电源，所述第i^一 PMOS管和第八NMOS管组成的第二电流路径。
[0024]第十二 PMOS管和第十三NMOS管，所述第十二 PMOS管源极接电源、所述第十三NMOS管源极接地，所述第十二 PMOS管和第十三NMOS管的漏极连接在一起并组成第三电流路径；所述第十二 PMOS管栅极和所述第十一 PMOS管的栅极相连使所述第三电流路径为所述第二电流路径的镜像电流；所述第十三NMOS管的漏极和栅极连接在一起并连接到所述电流沉使所述电流沉为所述第三电流路径的镜像电流。
[0025]进一步的改进是，所述反馈电路还包括:
[0026]第十四NMOS管,所述第十四NMOS管的漏极连接所述第十二 PMOS管的漏极、所述第十四NMOS管的源极连接所述第十三NMOS管的漏极，所述第十四NMOS管的栅极连接第一开关信号，所述第一开关信号控制所述第十二 PMOS管的漏极和所述第十三NMOS管的漏极的接通和关断；.
[0027]第十五NMOS管，所述第十五NMOS管的漏极连接所述第十三NMOS管的栅极，所述第十五NMOS管的源极接地，所述第十五NMOS管的栅极连接第二开关信号。
[0028]进一步的改进是,所述反馈电路还包括:
[0029]第三电阻，串接在所述第一电阻和所述第二电阻的连接点和所述第八NMOS管的栅极之间。
[0030]第十六PMOS管，所述第十六PMOS管的栅极和源极连接在一起并接电源，所述第十六PMOS管的漏极和所述第八NMOS管的栅极连接。
[0031 ] 第十七NMOS管，所述第十七NMOS管的栅极和源极连接在一起并接地，所述第十七NMOS管的漏极和所述第八NMOS管的栅极连接。
[0032]本发明通过设置一反馈电路，能对共模信号进行自动反馈调节，使共模信号自动箝位，能保证接收器的阈值电压达到IOOmV以下，从而能减小驱动器的输出摆幅，减小干扰和提高传输速度。
【专利附图】
【附图说明】
[0033]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0034]图1是低电压差分信号传输的系统结构图；
[0035]图2是低电压差分信号的传输波形图；
[0036]图3是现有低电压差分信号传输驱动器电路图；[0037]图4是本发明实施例低电压差分信号传输驱动器电路图。
【具体实施方式】
[0038]如图4所示，是本发明实施例低电压差分信号传输驱动器电路图。本发明实施例低电压差分信号传输驱动器电路包括:
[0039]—对称互补交叉开关电路，其输出端输出一对差分信号，所述对称互补交叉开关电路的输入端连接输入信号dan和其反相信号dap,所述输入信号dan和其反相信号dap控制所述差分信号Padp和padn输出。所述对称互补交叉开关电路包括第一 NMOS管1、第二 NMOS管2、第三NMOS管3和第四NMOS管4，所述第一 NMOS管I的源极和所述第二 NMOS管2的漏极相连并作为输出所述差分正信号padp或所述差分负信号padn中的一个的输出端，所述第三NMOS管3的源极和所述第四NMOS管4的漏极相连并作为输出所述差分正信号padp或所述差分负信号padn中的另一个的输出端；所述第一 NMOS管I的漏极和所述第三NMOS管3的漏极连接在一起并和所述电流源相连；所述第二 NMOS管2的源极和所述第四NMOS管4的源极连接在一起并和所述电流沉相连；所述输入信号dan连接所述第一 NMOS管I的栅极和所述第四NMOS管4的栅极、所述输入信号dan的反相信号dap连接所述第二NMOS管2的栅极和所述第三NMOS管3的栅极，或者所述输入信号dan连接所述第二 NMOS管2的栅极和所述第三NMOS管3的栅极、所述输入信号dan的反相信号dap连接所述第一NMOS管I的栅极和所述第四NMOS管4的栅极。
[0040]所述电流源和所述电流沉用于为所述对称互补交叉开关电路提供电流。所述电流源为一第五PMOS管5，所述第五PMOS管5的漏极和所述第一 NMOS管I的漏极、所述第三NMOS管3的漏极连接在一起，所述第五PMOS管5的源极接电源，所述第五PMOS管5的栅极接第一偏置电压biasp ;所述电流沉为一第六匪OS管6,所述第六PMOS管的漏极和所述第
二NMOS管2的源极、所述第四NMOS管4的源极连接在一起，所述第六NMOS管6的源极接地，所述第六NMOS管6的栅极接第二偏置电压biasn。
[0041]在所述差分信号的差分正信号padp和差分负信号padn之间串联阻值相同的第一电阻18和第二电阻19，在所述第一电阻18和所述第二电阻19的连接点出取出所述差分正信号padp和所述差分负信号padn的共模信号vcom。
[0042]一反馈电路，包括:
[0043]第七NMOS管7和第八NMOS管8，所述第七NMOS管7和所述第八NMOS管8的源极连接在一起，所述第七NMOS管7的栅极连接所述参考信号vref、所述第八NMOS管8的栅极连接所述共模信号vcom。
[0044]第九NMOS管9，所述第九NMOS管9的漏极和所述第七NMOS管7和所述第八NMOS管8的源极连接在一起，所述第九匪OS管9的源极接地，所述第九NMOS管9的栅极连接第三偏置电压vnbias，所述第九NMOS管9为所述第七NMOS管7和所述第八NMOS管8提供一下拉电流。
[0045]第十PMOS管10，所述第十PMOS管10的漏极和栅极连接在一起并都和所述第七NMOS管7的漏极连接，所述第十PMOS管10的源极接电源，所述第十PMOS管10的栅极和所述电流源的连接即和所述第五PMOS管5的栅极并提供第一偏置电压biasp，使所述电流源为所述第十PMOS管10和第七NMOS管7组成的第一电流路径的镜像电流。[0046]第十一 PMOS管11，所述第十一 PMOS管11的漏极和栅极连接在一起并都和所述第八NMOS管8的漏极连接，所述第i^一 PMOS管11的源极接电源，所述第i^一 PMOS管11和第八NMOS管8组成的第二电流路径。
[0047]第十二 PMOS管12和第十三NMOS管13，所述第十二 PMOS管12源极接电源、所述第十三NMOS管13源极接地，所述第十二 PMOS管12和第十三NMOS管13的漏极连接在一起并组成第三电流路径；所述第十二PMOS管12栅极和所述第十一PMOS管11的栅极相连使所述第三电流路径为所述第二电流路径的镜像电流；所述第十三NMOS管13的漏极和栅极连接在一起并连接到所述电流沉即和所述第六NMOS管6的栅极并提供第二偏置电压biasn，使所述电流沉为所述第三电流路径的镜像电流。
[0048]第十四NMOS管14，所述第十四NMOS管14的漏极连接所述第十二 PMOS管12的漏极、所述第十四NMOS管14的源极连接所述第十三NMOS管13的漏极，所述第十四NMOS管14的栅极连接第一开关信号pd33b，所述第一开关信号pd33b控制所述第十二 PMOS管12的漏极和所述第十三NMOS管13的漏极的接通和关断；
[0049]第十五NMOS管15，所述第十五NMOS管15的漏极连接所述第十三NMOS管13的栅极，所述第十五NMOS管15的源极接地，所述第十五NMOS管15的栅极连接第二开关信号Pd。本发明实施例低电压差分信号传输驱动器工作时，所述第十五NMOS管15断开；所述第十五NMOS管15接通后，本发明实施例低电压差分信号传输驱动器下电并停止工作。
[0050]第三电阻20，串接在所述第一电阻18和所述第二电阻19的连接点和所述第八NMOS管8的栅极之间，即共模信号vcom通过所述第三电阻20接入到所述第八NMOS管8的栅极。
[0051]第十六PMOS管16，所述第十 六PMOS管16的栅极和源极连接在一起并接电源，所述第十六PMOS管16的漏极和所述第八NMOS管8的栅极连接。第十七NMOS管17，所述第十七NMOS管17的栅极和源极连接在一起并接地，所述第十七NMOS管17的漏极和所述第八NMOS管8的栅极连接。所述第十六PMOS管16和所述第十七NMOS管17用于实现静电释放(Electro-Static discharge, ESD)保护。
[0052]由上可知，所述反馈电路能将所述共模信号vcom和参考信号vref进行比较，当所述共模信号vcom大于所述参考信号vref时，所述第一电流路径的电流会减少、第二电流路径的电流会增加；所述电流源为所述第一电流路径的镜像电流，故所述电流源的电流会减少；所述第三电流路径的电流为第二电流路径的镜像电流，故所述第三电流路径的电流会增加，同时所述第三电流路径的镜像电流即所述电流沉的电流也会增加；所述电流源的电流的减少会使所述差分信号padp和padn中的一个降低,所述电流沉的电流的增加会使所述差分信号padp和padn中的另一个降低，从而使所述共模信号vcom降低。同理，当所述共模信号vcom小于所述参考信号vref时，所述反馈电路会使所述电流源的电流减增加、同时使所述电流沉的电流减少，从而使所述共模信号vcom增加。
[0053]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种低电压差分信号传输驱动器电路,其特征在于,包括: 一对称互补交叉开关电路，其输出端输出一对差分信号，所述对称互补交叉开关电路的输入端连接输入信号和其反相信号，所述输入信号和其反相信号控制所述差分信号输出； 一电流源和一电流沉，用于为所述对称互补交叉开关电路提供电流； 在所述差分信号的差分正信号和差分负信号之间串联阻值相同的第一电阻和第二电阻，在所述第一电阻和所述第二电阻的连接点出取出所述差分正信号和所述差分负信号的共模信号； 一反馈电路，该反馈电路将所述共模信号和参考信号进行比较，当所述共模信号大于所述参考信号时，所述反馈电路使所述电流源的电流减少、同时使所述电流沉的电流增加，从而使所述共模信号降低；当所述共模信号小于所述参考信号时，所述反馈电路使所述电流源的电流减增加、同时使所述电流沉的电流减少，从而使所述共模信号增加。
2.如权利要求1所述的低电压差分信号传输驱动器电路，其特征在于:所述对称互补交叉开关电路包括第一 NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管，所述第一 NMOS管的源极和所述第二 NMOS管的漏极相连并作为输出所述差分正信号或所述差分负信号中的一个的输出端，所述第三NMOS管的源极和所述第四NMOS管的漏极相连并作为输出所述差分正信号或所述差分负信号中的另一个的输出端；所述第一 NMOS管的漏极和所述第三NMOS管的漏极连接在一起并和所述电流源相连；所述第二 NMOS管的源极和所述第四NMOS管的源极连接在一起并和所述电流沉相连；所述输入信号连接所述第一 NMOS管的栅极和所述第四NMOS管的栅极、所述输入信号的反相信号连接所述第二 NMOS管的栅极和所述第三NMOS管的栅极，或者所述输入信号连接所述第二 NMOS管的栅极和所述第三NMOS管的栅极、所述输入信号的反相信号连接所述第一 NMOS管的栅极和所述第四NMOS管的栅极。
3.如权利要求2所述的低电压差分信号传输驱动器电路，其特征在于:所述电流源为一第五PMOS管,所述第五PMOS管的漏极和所述第一 NMOS管的漏极、所述第三NMOS管的漏极连接在一起，所述第五PMOS管的源极接电源，所述第五PMOS管的栅极接第一偏置电压； 所述电流沉为一第六NMOS管，所述第六PMOS管的漏极和所述第二 NMOS管的源极、所述第四NMOS管的源极连接在一起，所述第六NMOS管的源极接地，所述第六NMOS管的栅极接第二偏置电压。
4.如权利要求1所述的低电压差分信号传输驱动器电路，其特征在于:所述反馈电路包括: 第七NMOS管和第八NMOS管，所述第七NMOS管和所述第八NMOS管的源极连接在一起，所述第七NMOS管的栅极连接所述参考信号、所述第八NMOS管的栅极连接所述共模信号； 第九NMOS管，所述第九NMOS管的漏极和所述第七NMOS管和所述第八NMOS管的源极连接在一起，所述第九NMOS管的源极接地，所述第九NMOS管的栅极连接第三偏置电压，所述第九NMOS管为所述第七NMOS管和所述第八NMOS管提供一下拉电流； 第十PMOS管，所述第十PMOS管的漏极和栅极连接在一起并都和所述第七NMOS管的漏极连接，所述第十PMOS管的源极接电源，所述第十PMOS管的栅极和所述电流源连接并使所述电流源为所述第十PMOS管和第七NMOS管组成的第一电流路径的镜像电流； 第H^一 PMOS管，所述第i^一 PMOS管的漏极和栅极连接在一起并都和所述第八NMOS管的漏极连接，所述第十一 PMOS管的源极接电源，所述第十一 PMOS管和第八NMOS管组成的第二电流路径； 第十二 PMOS管和第十三NMOS管，所述第十二 PMOS管源极接电源、所述第十三NMOS管源极接地，所述第十二 PMOS管和第十三NMOS管的漏极连接在一起并组成第三电流路径；所述第十二 PMOS管栅极和所述第十一 PMOS管的栅极相连使所述第三电流路径为所述第二电流路径的镜像电流；所述第十三NMOS管的漏极和栅极连接在一起并连接到所述电流沉使所述电流沉为所述第三电流路径的镜像电流。
5.如权利要求4所述的低电压差分信号传输驱动器电路，其特征在于:所述反馈电路还包括: 第十四NMOS管，所述第十四NMOS管的漏极连接所述第十二 PMOS管的漏极、所述第十四NMOS管的源极连接所述第十三NMOS管的漏极，所述第十四NMOS管的栅极连接第一开关信号，所述第一开关信号控制所述第十二 PMOS管的漏极和所述第十三NMOS管的漏极的接通和关断； 第十五NMOS管，所述第十五NMOS管的漏极连接所述第十三NMOS管的栅极，所述第十五NMOS管的源极接地，所述第十五NMOS管的栅极连接第二开关信号。
6.如权利要求4 所述的低电压差分信号传输驱动器电路，其特征在于:所述反馈电路还包括: 第三电阻，串接在所述第一电阻和所述第二电阻的连接点和所述第八NMOS管的栅极之间； 第十六PMOS管，所述第十六PMOS管的栅极和源极连接在一起并接电源，所述第十六PMOS管的漏极和所述第八NMOS管的栅极连接； 第十七NMOS管，所述第十七NMOS管的栅极和源极连接在一起并接地，所述第十七NMOS管的漏极和所述第八NMOS管的栅极连接。
【文档编号】H03K19/0175GK103427823SQ201210162855
【公开日】2013年12月4日 申请日期:2012年5月23日 优先权日:2012年5月23日
【发明者】朱红卫, 刘国军 申请人:上海华虹Nec电子有限公司