专利名称：对可变大小分组进行ldpc编码和译码的制作方法
技术领域：
概括地说，本发明涉及通信，具体地说，涉及用于对数据进行编码和译码的技术。
背景技术：
在通信系统中，发射机可对数据分组进行编码以获取编码比特，对编码比特进行交织，并将交织后的比特映射成调制符号。发射机然后可通过通信信道来处理和发送调制符号。通信信道由于特定的信道响应会使数据传输失真，且由于噪声和干扰而进一步使数据传输衰退。接收机可获取接收到的符号，其可以是所发送调制符号的失真和衰退的版本。接收机可处理接收到的符号以恢复发送的分组。由发射机进行的编码可以使接收机可靠地恢复具有接收到的衰退符号的所发送分组。发射机可基于前向纠错(FEC)编码来进行编码，其中，前向纠错编码在编码比特中生成冗余。接收机可利用冗余来提高恢复所发送分组的可能性。各种类型的FEC编码可用于编码。一些常见类型的FEC编码包括卷积码、Turbo码和低密度奇偶校验(LDPC)码。卷积码或Turbo码可对具有k个信息比特的分组进行编码，并生成具有大约为k个编码比特r倍的编码分组，其中，Ι/r是卷积码或Turbo码的码率。通过使每个信息比特经过可一次对一个信息比特进行操作的编码器，卷积码可容易地对任意大小的分组进行编码。通过利用可一次对一个信息比特进行操作的两个组成编码器以及可支持不同分组大小的编码交织器，Turbo码还可支持不同的分组大小。LDPC码在一定操作条件下可比卷积码和Turbo码具有更好的性能。然而，LDPC码通常设计成用于特定的分组大小，可能无法容易地适用于可变大小的分组。因此本技术领域中需要用于支持对可变大小的分组进行有效的LDPC编码和译码的技术。
发明内容
本申请描述的用于支持LDPC编码和译码的技术。根据一个方面，可采用具有不同维度的一组基本奇偶校验矩阵和由2的不同次幂所组成的一组提升值来对可变大小的分组进行LDPC编码和译码进行有效的支持。维度mBXnB的基本奇偶校验矩阵G可用来对具有多至kB=nB-mB个信息比特的分组进行编码以获取具有nB个编码比特的编码分组或码字。可对该基本奇偶校验矩阵G采用提升值L进行“提升”以获取维度为L · mBXL · nB的经过提升的奇偶校验矩阵H。经过提升的奇偶校验矩阵H可用于对具有多至L · kB个信息比特的分组进行编码以获取具有L · nB个编码比特的码字。可采用相对较少的一组基本奇偶校验矩阵以及相对较少的一组提升值来支持多种分组大小。提升还可以支持有效的并行编码和译码，这可以提高性能。此外，提升可以降低对于较大LDPC码的描述复杂度。
根据另一个方面，针对一个提升值(例如，最大提升值)的基本奇偶校验矩阵中非零元素的单组循环移位值可用于针对所有其它以2的不同次幂为取值的提升值来生成循环移位值。根据另一个方面，可针对具有至少3个非零元素的基本奇偶校验矩阵的列中的两个非零元素来选择循环移位值s和s+L/m，其中，s是任意值，m是2的幂。在一个设计中，m等于4，两个非零元素的循环移位值为s和s+L/4。这些循环移位值可简化编码和译码。下面进一步详细说明了本发明的各个方面和特征。
图I示出了无线通信系统。图2示出了基站和终端的框图。 图3示出了示例性LDPC码的Tanner图。图4示出了基本奇偶校验矩阵的提升。图5示出了一组四个循环置换矩阵。图6示出了经过提升的奇偶校验矩阵。图7示出了针对经过提升的奇偶校验矩阵的另一表示。图8示出了针对经过提升的奇偶校验矩阵的图。图9示出了用于处理数据的过程。图10示出了用于处理数据的装置。图11示出了用于处理分组的过程。图12示出了用于处理分组的另一过程。图13示出了用于处理分组的装置。图14示出了用于处理分组的又一过程。图15示出了用于处理分组的另一装置。
具体实施例方式本申请所述技术可用于各种应用，例如通信、计算、联网等。这些技术还可以用于各种通信系统，其包括无线系统、有线系统等。为清楚起见，下面针对无线通信系统描述了这些技术的某些方面。图I示出无线通信系统100，其还可以称为接入网络(AN)。为了简明，在图I中只示出了一个基站110和两个终端120和130。基站是与终端进行通信的站，还可以称为接入点、节点B、演进节点B等。终端是固定的或移动的，也称为接入终端(AT)、移动站、用户设备、用户单元、站等。终端可以是蜂窝手机、个人数字助理(PDA)、无线通信设备、无线调制解调器、手持设备、膝上型计算机、无绳电话等。终端可以在任意给定的时刻在前向链路和/或反向行链路上与基站进行通信。前向链路(或下行链路)指的是从基站到终端的通信链路，而反向链路(或上行链路)指的是从终端到基站的通信链路。在图I中，终端120通过前向链路122从基站110接收数据，并可以通过反向链路124传输数据。终端130可通过前向链路132从基站110接收数据，并通过反向链路134传输数据。本申请描述的技术可用于前向链路上以及反向链路上的传输。图2示出图I中的基站110和终端120的设计的框图。在该设计中，基站110配备有S个天线224a 224s，终端120配备有T个天线252a 252t，通常S彡I且T彡I。在前向链路上，在基站110处，发射(TX)数据处理器210可从数据源208接收数据分组，基于分组格式来对分组进行处理(例如，编码、交织和符号映射)，并提供数据符号，其为数据的调制符号。TX MMO处理器220可将导频符号与数据符号进行复用，(如果适当的话)进行空间 处理，并将S个输出符号流提供给S个发射机(TMTR)222a 222s。每个发射机222处理其输出符号流(例如，针对0FDM)以获得输出码片流。每个发射机222进一步对输出码片流进行调整(例如，模拟转换、滤波、放大和上变频)，并生成前向链路信号。来自发射机222a 222S的S个前向链路信号可分别通过S个天线224a 224s来进行传输。在终端120，T个天线252a 252t可从基站110接收前向链路信号，每个天线252可将接收到的信号提供给各自的接收机(RCVR) 254。每个接收机254可以对其接收到的信号进行处理(例如，滤波、放大、下变频及数字化)以获得采样，进一步对采样(例如，针对0FDM)进行处理，以获得接收到的符号，并将接收到的符号提供给MMO检测器256。MIMO检测器256可在接收到的符号上执行MMO检测(如果适当的话)，并提供检测到的符号。接收(RX)数据处理器260可对检测到的符号进行处理(例如，符号解映射、解交织以及译码)，并将译码后的数据提供给数据宿262。通常，MMO检测器256和RX数据处理器260进行的处理与TXMMO处理器220和TX数据处理器210在基站110处进行的处理是互补的。在反向链路上，在终端120，数据分组可由数据源278提供，并由TX数据处理器280进行处理(例如，编码、交织及符号映射)。来自TX数据处理器280的数据符号可采用导频符号进行复用，并由TX MIMO处理器282进行空间处理，进一步由发射机254a 254t进行处理，以生成T个反向链路信号，其可以通过天线252a 252t传输。在基站110处，来自终端120的反向链路信号可由天线224a 224s接收，由接收机222a 222s进行处理，由MMO检测器238检测，并进一步由RX数据处理器240进行处理以恢复由终端120发送的分组。控制器/处理器230和270分别指导在基站110和终端120处的操作。控制器/处理器230和270可确定将要发送和/或接收的分组的大小。控制器/处理器230和270然后分别指导TX数据处理器210和280进行编码，和/或分别指导RX数据处理器240和260进行译码。存储器232和272可分别存储针对基站110和终端120的数据和程序代码。根据一个方面，可采用一组不同维度的基本奇偶校验矩阵以及一组以2的不同次幂为取值的提升值来对可变大小的分组进行LDPC编码或译码进行有效的支持。基本奇偶校验矩阵可以是针对具有不同(kB，nB)速率的基LDPC码，其中，kB是信息比特的数量，nB是编码比特的数量。可按如下所述来提升每个基LDPC码，以获取一组经过提升的LDPC码，其中，经过提升的LDPC码可用于对具有不同大小的分组进行编码或译码。通过增加或去除基图中的奇偶校验比特来加长或缩短LDPC码，可以支持多种分组大小。LDPC码可由具有相对很少的非零/非空元素且大部分为零/空元素的稀疏奇偶校验矩阵来定义。奇偶校验矩阵定义了一组对于编码比特的线性约束，并可以通过Tanner图的形式来表示。图3示出了示例性基LDPC码的Tanner图300。在该实例中，Tanner图300包括由7个圆圈表示的7个变量结点V1 V7,以及由4个矩形表示的4个校验结点C1 C4。每个变量结点表示一个编码比特，其可以是发送了的或被删余掉的(即，未发送的)。针对变量结点V1 V7的7个编码比特构成一个码字。每个校验结点表示约束条件，4个校验结点C1 C4表示用于定义基LDPC码的4个约束条件。变量结点通过边来连接到校验结点。在该实例中，16条边a至ρ将7个变量结点连接的4个校验结点。结点的度数等于与该结点相连接的边的数量。在该实例中，变量结点V1和V2是度数为3的结点，变量结点V3 V7是度数为2的结点。对于每个校验结点，将耦合到该校验结点的变量结点处的所有编码比特约束为和等于O (模2)。图3还示出了对应于Tanner图300的基本奇偶校验矩阵Hb。Hb包括针对7个变量结点V1 V7的7列以及针对4个校验结点C1 C4的4行。Hb的每一列包括针对连接到与该列对应的变量结点的每条边的元素I。例如,在Tanner图300中,第I列包括针对3条边a、b和c的第1、2和3行中3个1，其中，这3条边将相应的变量结AV1连接到校验结点CpC2和C3。Hb中其余的每一列包括针对2或3条边的2或3个1，其中的2或3条边将相应的变量结点连接到2或3个校验结点。·
对LDPC码的约束条件可以通过矩阵形式表示为O = Hx,式(I)其中H是LDPC码的mB X nB奇偶校验矩阵，X是码字的nB个编码比特的nBX I列向量，O是全零的列向量。为简明起见，在下面的说明中，O可表示全零的向量或矩阵。式(I)中的矩阵乘法采用模2运算来进行。当式(I)中的约束条件满足时，认为码字是有效的。下面对基于奇偶校验矩阵H来对分组进行编码，以获取码字X进行描述。可提升小的基LDPC码来获取较大的经过提升的LDPC码。可通过采用LXL置换(permutation)矩阵将针对基LDPC码的基本奇偶校验矩阵中的每个非零元素进行替换，来获得针对经过提升的LDPC码的经过提升的奇偶校验矩阵，从而实现提升操作。这会产生针对所生成的基LDPC码的L个基图拷贝。置换矩阵确定每个图拷贝中的变量结点如何连接到L个图拷贝中的校验结点。图4示出了针对图3中所示出的基本奇偶校验矩阵Hb的示例性提升操作。采用LXL置换矩阵σ来替换Hb的每个非零元素(其对应于Tanner图中的边)，以获取经过提升的奇偶校验矩阵氏。将针对Hb中16个非零元素的16个置换矩阵记为σ a σ p，其中，σ a是图3中的边a的置换矩阵。置换矩阵可采用各种方式来定义。在一个设计中，可预定义一组置换矩阵，并且可从该预定义的一组置换矩阵中选择针对基本奇偶校验矩阵中每个非零元素的置换矩阵。在另一个设计中，针对基本奇偶校验矩阵中的非零元素，使用循环置换矩阵。图5示出了当L = 4时的一组四个循环置换矩阵。在该实例中，每个置换矩阵的维度为4X4。循环移位值为零的置换矩阵σ ^等于单位矩阵I，其在对角线上的元素为I、其余元素为零。循环移位值为I的置换矩阵O1将单位矩阵的最下面一行移动或移位到顶部。循环移位值值为2的置换矩阵O2将单位矩阵的最下面两行移动到顶部。循环移位值为3的置换矩阵σ 3将单位矩阵最下面3行移动到顶部。一般地，循环移位值为s的LXL置换矩阵σ s将单位矩阵最下面的s行移动到顶部，其中O < s < L-1。图6示出了图4中经过提升的奇偶校验矩阵H1的实例，其中，采用图5中所示出的四个循环置换矩阵σ (I σ 3中的一个来替换16个置换矩阵σ a σ ρ中的每一个。图6的底部示出了经过提升的奇偶校验矩阵H1，其中，采用相应的元素为I和O的4X4矩阵来替换每个循环置换矩阵。通过采用4X4置换矩阵来替换基本奇偶校验矩阵Hb中的每个非零元素，会得到针对所生成的基LDPC码的4个基图拷贝。对于同给定的变量结点Vu和给定的校验结点Cv相对应的4X4置换矩阵，该置换矩阵的4个列对应于4个图拷贝中的变量结点\，该置换矩阵的4个行对应于4个图拷贝中的校验结点Cv。置换矩阵中的I同用于连接4个图拷贝中的变量结点Vu和4个图拷贝中的校验结点Cv的边相对应。具体地说，第I行第X列中的I表示图拷贝X中的变量结点Vu连接到图拷贝y中的校验结点Cu。例如，针对H1中变量结点V1和校验结点C1的非零元素，使用循环置换矩阵矩阵σ i在第2行第I列包括1，其表示图拷贝I中的变量结点V1连接到图拷贝2中的校验结点Cp图7示出了基于图3中所示出的基本奇偶校验矩阵Hb来生成的经过提升的奇偶校验矩阵H1的示图，其中，L = 8。在该示图中，8X16的网格710存储了所有8个图拷贝中7 个变量结点的边。网格710的每一行对应于一个图拷贝。每一行中的16个方框对应于一个图拷贝中7个变量节点的16条边a至ρ。8X16的网格720存储了所有8个图拷贝中4个校验节点的边。网格720的每一行对应于一个图拷贝。每一行中的16个方框对应于一个图拷贝中针对4个校验节点的16条边a至ρ。图7还示出了针对边d，变量结点V2的8个拷贝与校验结点C2的8个拷贝之间的连接，其中，在该实例中边d具有循环置换矩阵σ3。从而，边d的8个拷贝因矩阵O3而循环下移了 3个位置。当L = 8时，其余每条边可按照O 7之间的值来进行循环移位。通常，一个网格可包括针对基本奇偶校验矩阵中每条边的一个列和针对L个图拷贝中的每一个的一行。可以按照由循环置换矩阵针对每条边所确定的数量，对该边的L个拷贝进行周期性地移位。图3到图6示出了具有图3中所示出的基本奇偶校验矩阵Hb的示例性基LDPC码，并示出了对该基LDPC码进行提升以获取具有图6中所示出的经过提升的奇偶校验矩阵H1的较大LDPC码。通过使用不同维度的循环置换矩阵，可实现不同大小的提升。可采用O L-I范围内的值对基本奇偶校验矩阵Hb的边进行循环移位。可基于编码性能来选择针对基本奇偶校验矩阵中的边的循环移位值。在一个设计中，可针对取值范围为6 11的不同kB值来定义一组6个基LDPC码。根据一个设计，表I列出关于6个基LDPC码的各种参数。在一个设计中，可根据3GPP2C. S0084-001中的描述来实现这6个基LDPC码，题名为“Physical Layer for UltraMobile Broadband (UMB) Air Interface Specification”，日期 2007 年 8 月，其是公共可获得的。还可采用其它设计来实现基LDPC码。表I
权利要求
1.一种装置，包括 至少一个处理器，用于基于基本奇偶校验矩阵和一组提升值对分组进行编码或译码，其中所述一组提升值被限制为其每一个提升值是2的不同次幂；以及 存储器，其耦合到所述至少一个处理器，并用于存储与所述基本奇偶校验矩阵相关联的参数。
2.根据权利要求I所述的装置，其中，所述一组提升值包括从4、8、16、32、64、128、256、512和1024的组中选择的至少三个提升值。
3.根据权利要求I所述的装置，其中，所述一组提升值包括9个不同的提升值。
4.根据权利要求I所述的装置，其中，所述至少一个处理器用于 确定待编码或待译码的分组的分组大小； 基于所述分组大小，从所述一组提升值中选择一个提升值； 基于所述基本奇偶校验矩阵和所选择的提升值，生成经过提升的奇偶校验矩阵；以及 基于所述经过提升的奇偶校验矩阵，对所述分组进行编码或译码。
5.根据权利要求4所述的装置，其中，所述至少一个处理器用于 还基于针对所述基本奇偶校验矩阵的非零元素的循环移位值，生成所述经过提升的奇偶校验矩阵。
6.一种方法，包括 基于基本奇偶校验矩阵和一组提升值对分组进行编码或译码，其中所述一组提升值被限制为其每一个提升值是2的不同次幂。
7.根据权利要求6所述的方法，其中，所述一组提升值包括4、8、16、32、64、128、256、512 和 1024。
8.根据权利要求6所述的方法，其中，所述分组是具有可变大小的多个分组中的一个。
9.根据权利要求6所述的方法，其中，所述至少一个处理器用于至少部分地基于所述分组，从一组基本奇偶校验矩阵中选择所述基本奇偶校验矩阵。
10.根据权利要求6所述的方法，其中，所述基本奇偶校验矩阵包括 "M1 O M2 IJ， 其中，O是全零的矩阵，I是单位矩阵，其中，矩阵Ml和矩阵M2的宽度是基于信息比特和奇偶比特的数量的，并且其中，所述矩阵Ml包括 A B T C D Ej， 其中，矩阵A的列数与信息比特的数量相对应，并且其中，所述矩阵M2的维数取决于所述矩阵Ml。
11.根据权利要求10所述的方法，其中，所述T是下三角矩阵，其中，矩阵B和矩阵D中的每一个的宽度为I，并且其中，矩阵D和矩阵E中的每一个的高度为I。
12.—种非临时性计算机可读介质，包括当由计算机执行时，使所述计算机执行以下操作的计算机可执行指令 基于基本奇偶校验矩阵和一组提升值对分组进行编码或译码，其中所述一组提升值被限制为其每一个提升值是2的不同次幂，并且其中，所述一组提升值中的每一个提升值与提升操作相关联，以生成相对应的经过提升的基本奇偶校验矩阵。
13.根据权利要求12所述的非临时性计算机可读介质，还包括当由所述计算机执行时，使所述计算机执行以下操作的计算机可执行指令 存储与基本奇偶校验矩阵相关联的参数，其中，所述基本奇偶校验矩阵至少包括
14.根据权利要求13所述的非临时性计算机可读介质，还包括当由所述计算机执行时，使所述计算机执行以下操作的计算机可执行指令 通过将所述基本奇偶校验矩阵的每个非零元素替换成特定循环移位值的LXL置换矩阵来获取经过提升的奇偶校验矩阵，并且其中，L为2的幂。
15.根据权利要求13所述的非临时性计算机可读介质，还包括当由所述计算机执行时，使所述计算机执行以下操作的计算机可执行指令 基于从所述基本奇偶校验矩阵获取的经过提升的奇偶校验矩阵对所述分组进行编码或译码。
16.根据权利要求15所述的非临时性计算机可读介质，其中，所述基本奇偶矩阵还包括M1，其中，Ml包括
17.根据权利要求16所述的非临时性计算机可读介质，其中，所述基本奇偶校验矩阵包括
18.一种装置，包括 用于确定待编码或待译码的分组的分组大小的模块； 用于基于基本奇偶校验矩阵和一组提升值对所述分组进行编码或译码的模块，其中所述一组提升值被限制为其每一个提升值是2的不同次幂，并且其中，所述一组提升值中的每一个提升值与提升操作相关联，以生成相对应的经过提升的基本奇偶校验矩阵。
19.根据权利要求18所述的装置，还包括 用于存储与基本奇偶校验矩阵相关联的参数的模块，其中，所述基本奇偶校验矩阵包括'M1 Ol M2 I」， 其中O是全零的矩阵，其中I是单位矩阵，其中矩阵Ml的宽度和矩阵M2的宽度是基于信息比特的数量和奇偶比特的数量的，其中所述矩阵Ml包括 A B T C D Ej ’ 其中，矩阵A的宽度与所述分组中的所述信息比特的数量相对应，并且其中所述矩阵M2的维数取决于所述矩阵Ml。
20.根据权利要求18所述的装置，其中，T是下三角矩阵，其中，矩阵B和矩阵D中的每一个的宽度为I，并且其中，矩阵C、矩阵D和矩阵E中的每一个的高度为I。
21.根据权利要求18所述的装置，其中，所述至少一个处理器还用于通过将所述基本奇偶校验矩阵的每个非零元素替换成特定循环移位值的LXL置换矩阵来获取经过提升的奇偶校验矩阵，并且其中，L为2的幂。
22.根据权利要求18所述的装置，其中，每一个经过提升的基本奇偶校验矩阵是作为单个循环提升操作的结果而生成的。
23.一种装置，包括 至少一个处理器，用于基于一组基本奇偶校验矩阵和由2的不同次幂组成的一组提升值对具有可变大小的分组进行编码或译码，每一个提升值与相应的单个循环提升操作相关联，以生成相对应的经过循环提升的奇偶矩阵；以及 存储器，其耦合到所述至少一个处理器，并用于存储针对所述一组基本奇偶校验矩阵的参数。
24.根据权利要求22所述的装置，其中，所述至少一个处理器用于确定待编码或待译码的分组的分组大小。
25.根据权利要求24所述的装置，其中，所述至少一个处理器用于基于所述分组大小从所述一组提升值中选择提升值。
26.根据权利要求25所述的装置，其中，所述至少一个处理器用于基于所述分组大小和所选择的提升值从所述一组基本奇偶校验矩阵中选择基本奇偶校验矩阵。
27.根据权利要求26所述的装置，其中，所述至少一个处理器用于基于针对所选择的基本奇偶矩阵的非零元素的循环移位值和基于所选择的提升值来生成经过提升的奇偶校验矩阵。
28.根据权利要求27所述的装置，其中，所述至少一个处理器用于基于所述经过提升的奇偶校验矩阵对所述分组进行编码或译码。
29.根据权利要求23所述的装置，其中，所述至少一个处理器用于 针对具有至少3个非零元素的所选择的基本奇偶校验矩阵的一列中的2个非零元素，使用循环移位值s和s+L/4来生成与所选择的基本奇偶校验矩阵和所选择的提升值相对应的经过提升的奇偶校验矩阵，其中，s是任意值，并且其中L是所选择的提升值。
30.根据权利要求23所述的装置，其中，由2的不同次幂组成的所述一组提升值中的至少一个提升值大于256。
31.根据权利要求30所述的装置，其中，所述至少一个提升值是512。
32.根据权利要求24所述的装置，其中，所述至少一个处理器还用于基于经过提升的奇偶校验矩阵对所述分组进行编码或译码。
33.根据权利要求23所述的装置，其中，每一个相应的循环提升操作是单个循环提升操作。
34.一种处理数据的方法，包括 基于一组基本奇偶校验矩阵中的一个奇偶校验矩阵和基于由2的不同次幂组成的一组提升值中的一个提升值对分组进行编码或译码，每个提升值与相应的单个循环提升操作相关联，以生成相应的经过循环提升的奇偶矩阵。
35.根据权利要求34所述的处理数据的方法，还包括确定待编码或待译码的所述分组的分组大小。
36.根据权利要求34所述的处理数据的方法，还包括 基于与所述分组相关联的分组大小，从所述一组提升值中选择所述提升值；以及 基于所述分组大小和所选择的提升值，从所述一组基本奇偶校验矩阵中选择所述基本奇偶校验矩阵。
37.根据权利要求36所述的处理数据的方法，还包括基于针对所选择的基本奇偶矩阵的非零元素的循环移位值和基于所选择的提升值生成所述经过循环提升的奇偶矩阵。
38.根据权利要求36所述的处理数据的方法，还包括基于所述经过循环提升的奇偶矩阵对所述分组进行编码或译码。
39.一种计算机程序产品，包括 计算机可读介质，包括 用于使至少一个计算机基于一组基本奇偶校验矩阵和由2的不同次幂组成的一组提升值对具有可变大小的分组进行编码或译码的代码，每个提升值与相应的单个循环提升操作相关联，以生成相应的经过循环提升的奇偶矩阵。
全文摘要
本发明描述了用于支持低密度奇偶校验(LDPC)编码和译码的技术。根据一个方面，可采用具有不同维度的一组基本奇偶校验矩阵和由2的不同次幂组成的一组提升值来支持对具有可变大小的分组进行LDPC编码和译码。维度为mB×nB的基本奇偶校验矩阵G可用于对具有kB＝nB-mB个信息比特的分组进行编码，以获取具有nB个编码比特的码字。可采用提升值L来“提升”该基本奇偶校验矩阵，以获取经过提升的维度为L·mB×L·nB的奇偶校验矩阵H。经过提升的奇偶校验矩阵可用于对具有多至L·kB个信息比特的分组进行编码，以获取具有L·nB个编码比特的码字。采用这样一组基本奇偶校验矩阵和一组提升值可以支持各种分组大小。
文档编号H03M13/11GK102904583SQ20121039402
公开日2013年1月30日 申请日期2008年1月24日 优先权日2007年1月24日
发明者A·汉德卡尔, T·理查森 申请人:高通股份有限公司