专利名称：抗辐射电平移位的制作方法
技术领域：
本发明总体涉及电子装置，且更特别地，涉及用于抗辐射电平移位的系统和方法。
背景技术：
外太空已经被证明对于电子电路而言是一种苛刻的环境。当人造卫星、航天飞机、航天探测器等离开地球大气层时，他们携带的电子设备开始遭受离子化辐射，其水平/程度远远高于地球表面附近发现的那些。已经知道，这些高辐射水平改变集成电路内的部件的逻辑状态，这会继而导致性能退化，甚至是灾难性的失效。离子化辐射也在其他环境中呈现出问题，例如，核设施(例如，由于辐射材料的存在)、X光室、粒子加速器等。
一般来说，离子化辐射包括粒子和/或电磁波，其包含足够的能量使电子从原子或分子脱离，因此“离子化”它们。离子化粒子的例子包括alpha粒子、beta粒子、中子、宇宙射线等。这些类型的粒子典型地具有比其他较低水平类型的辐射(例如可见光，红外线光，无线电波等)更高的能量。在一些情况下，屏蔽封装可以被用来保护集成电路免于暴露于辐射。屏蔽封装的效果根据其具体设计、材料等会变化很大。然而根据经验来说，采用较重、体积较大的封装实现较好的屏蔽。在其他情况下，为了减少他们对辐射的敏感度，可以增加在集成电路内制造的器件(例如，晶体管等)的物理尺寸。通常，器件的尺寸越大，其对辐射的免疫力或耐受力就越好。然而，大的器件尺寸也增加了电容，因此降低了集成电路能够操作的速度。
发明内容
公开一种用于抗辐射电平移位的系统和方法。在一些实施例中，装置可以包括第一电路和第二电路，第一电路被配置为操作在第一电压域中，第二电路被配置为操作在不同于该第一电压域的第二电压域中。该装置还可以包括耦合于第一电路的多个电平移位器，多个电平移位器中的每一个被配置为接收来自第一电路的第一电压域中的数据信号并产生第二电压域中的转换的数据信号。在一些情况下，转换的数据信号中的至少一个可以不同于转换的数据信号中的另一个，例如，由于暴露于辐射等。该装置可以进一步包括耦合于多个电平移位器的逻辑电路。逻辑电路可以被配置为从多个电平移位器接收转换的数据信号，基于选定数量的转换的数据信号确定输出信号，并向第二电路提供第二电压域中的输出信号。在一些情况下，多个电平移位器可以包括三个电平移位器，使得选定数量的转换的数据信号包括两个(或所有三个)转换的数据信号。同样，电平移位器中的至少一个相对于至少两个其他电平移位器可以以非线性方式物理布置(例如，不是在一条直线上)。当其设计允许两个或更多个平面时(例如，三维布局)，电平移位器中的至少一个可以被放置在不同于其他电平移位器的平面上。通过这种方式，单辐射事件一次不太可能影响所有电平移位器。在一个实施例中，逻辑电路可以操作在“多数表决”模式中并且可以包括例如三个与门以及耦合于三个与门的输出的或门。在那种情形下，第一电平移位器的输出可以耦合到第一与门的第一输入并且耦合到第二与门的第一输入，第二电平移位器的输出可以耦合到第一与门的第二输入并且I禹合到第三与门的第一输入，第三电平移位器的输出可以I禹合到第二与门的第二输入并且耦合到第三与门的第二输入。在具有三个电平移位器的情形中，例如，三个电平移位器中的至少两个(即电平移位器的多数)会需要指示逻辑电平变化，以便逻辑电路的输出也指示或者确认逻辑电平变化。在另一个实施例中，逻辑电路可以操作在“全票表决”模式中并且可以包括例如两个与门。在那种情形中，第一电平移位器的输出可以耦合到第一与门的第一输入，第二电平移位器的输出可以I禹合到第一与门的第二输入，第一与门的输出可以I禹合到第二与门的第一输入，第三电平移位器的输出可以I禹合到第二与门的第二输入。在具有三个电平移位器的情形中，例如，所有三个电平移位器会需要指示逻辑电平变化，以便逻辑电路的输出也指示或确认逻辑电平变化。在一些情况下，操作在“全票表决”模式还进一步减少了电路对离子化辐射的敏感度。 在某些实施例中，逻辑电路可以包括可编程电路。例如，可编程电路可以被配置为分配第一权重给第一转换的数据信号，分配第二权重给第二转换的数据信号，和/或分配第三权重给第三转换的数据信号。每个权重可以彼此不相同和/或可以是电平移位器的物理放置以及他们各自对辐射事件的敏感度的函数。此外，可编程电路可以可选择性地设置来操作在多数表决模式或全票表决模式。在一些实施例中，集成电路可以包括多个电平移位器，多个电平移位器中的每一个被配置为接收第一电压域中的相同逻辑电平并输出第二电压域中的候选逻辑电平。同样，候选逻辑电平中的至少一个可以是不同于候选逻辑电平中的另一个，例如，由于暴露于辐射。该集成电路还可以包括耦合于多个电平移位器的表决电路，其中表决电路被配置为评估候选逻辑电平并且至少部分基于该评估而输出选定的逻辑电平。 在其他实施例中，一种方法可以包括响应于接收到来自第一和第二电平移位器的第一逻辑电平，提供具有第一逻辑电平的输出信号，第一和第二电平移位器耦合于被配置为操作在第一电压域中的电路，输出信号处于第二电压域中。该方法还可以包括响应于接收到来自第一电平移位器的第一逻辑电平以及来自第二电平移位器的第二逻辑电平，保持输出信号在第一逻辑电平，第二电平移位器遭受离子化辐射事件。附加的或替换地，该方法可以包括响应于除了接收到来自第一电平移位器的第一逻辑电平之外，接收到来自第三电平移位器的第一逻辑电平，保持输出在第一逻辑电平。在一些情形中，该方法可以进一步包括响应于接收到来自第一和第二电平移位器的第二逻辑电平，切换输出到第二逻辑电平。
在这样概括性电描述了本发明之后，现在将参考附图，其中图I是根据一些实施例的受到离子化辐射的DC-DC转换器内的电平移位器的框图。图2是根据一些实施例的双重电平移位电路的框图。图3是根据一些实施例的逻辑电路的框图。图4是根据一些实施例的三重电平移位器的框图。
图5是根据一些实施例的被配置为操作在多数表决模式中的表决电路的框图。图6是根据一些实施例的被配置为操作在全票表决模式中的表决电路的框图。图7是根据一些实施例的一种用于执行抗辐射电平移位的方法的流程图。图8是根据一些实施例的系统、电路或装置的框图。
具体实施例方式下文中将参考附图更完整地描述本发明。然而本发明可以体现为许多不同的形式，并且不应被视为局限于这里举出的实施例。而是，提供这些实施例是为了使得本公开是充分且完整的，并且将本发明的范围全面地传达给本领域技术人员。本领域技术人员将能够使用本发明的各种实施例。图I是根据一些实施例的受到离子化辐射160的DC-DC转换器的框图。如图所·示，电平移位电路100稱合于高压侧逻辑(high-side logic) 110和低压侧逻辑(low-sidelogic) 120。高压侧逻辑110耦合于电荷泵130以及高压侧开关140。同时，低压侧逻辑120耦合于低压侧开关150。在一些实现中，开关140和150可以包括场效应晶体管(FET)，例如金属氧化物半导体场效应晶体管(MOSFET)，结型场效应晶体管(JFET)等。在给定时间，低压侧逻辑120可以控制低压侧开关150来在OUTPUT引脚输出信号，而高压侧逻辑110关闭高压侧开关140。接着，在随后的时间，高压侧逻辑120可以使高压侧开关140在OUTPUT引脚输出不同的信号，而低压侧逻辑120关闭低压侧开关150。在一些情形中，低通滤波器(未示出)可以耦合到OUTPUT引脚，从而在那个引脚产生DC电压。低压侧逻辑120以第一电压Vdd操作(即，在第一电压域内)，而高压侧逻辑110以由电荷泵130提供的第二电压BOOT操作(即，在第二电压域内)。在一些情形中，第二电压的值可以高于第一电压(即，BOOT可以是5V且Vdd可以是3. 3V等)。因此，电平移位电路100可以提供一种接口，用于将一个或多个数据信号从低压侧逻辑120的电压域传递到高压侧逻辑110的电压域，反之亦然。例如，在正常条件下，如果电平移位器100接收来自低压侧逻辑120的具有3. 3V信号的逻辑电平“1”，那么电平移位器100可以输出相同的电平(即，“I”)给高压侧逻辑110，但是输出信号将是5V信号。然而一般来说，电平移位电路100中的某些特征或器件，包括晶体管、电阻器、逻辑门等，以及这些不同元件之间的连接，在一些应用中会受到离子化辐射160。此外，已经发现，电平移位电路100的输出对单事件翻转160特别敏感，至少部分归咎于它的低电容本质，其继而由操作需求(例如，速度)决定。因此，当受到由辐射引起的重离子时，电平移位器100的输出会错误地或非故意地提供与其输入的逻辑电平(在第一电压域中)不同的逻辑电平(在第二电压域中)。例如，假设如下情形，低压侧逻辑120关闭低电平开关150，并通过电平移位电路发送包含逻辑电平“I”的数据信号，以此用信号通知高压侧逻辑Iio打开高压侧开关140，该逻辑电平“I”顺便地将处于Vdd电压域中。如果重离子轰击电平移位电路100，它会引起不同的逻辑电平(例如，BOOT电压域中的“O”)被输出到高压侧逻辑110，其继而会被高压侧逻辑110解释为保持高电平开关140关闭的信息，从而在DC-DC转换器的OUTPUT引脚上引起非预期的电压电平。相反，在一些情形中，离子化辐射会导致高电平开关140和低电平开关150同时被打开，从而还在DC-DC转换器的输出处产生严重的性能问题。
在一些实施例中，图I的DC-DC转换器可以包括任何负载点DC-DC器件，例如插入式电源模块，DC/DC控制器(具有外部或集成的FET)，无电感DC/DC调节器等。然而更一般地，图I的DC-DC转换器可以被任何包括操作在不同电压域的两个或更多个逻辑块的器件或集成电路(例如，微处理器，存储器，外围设备，接口等)替换。因此，在各种应用中，电平移位电路100可以包括任何被配置为执行在两个或更多个不同电压域之间的电平转换的电子器件。现在转向图2，根据一些实施例描述了一种双重电平移位电路的框图。如所示，两个电平移位器200和210各自耦合到或连接到一对参考电压REFl和REF2、一对不同的电压Vl和V2以及逻辑电路220。例如，REFl和Vl的组合可以用在第一电压域中，REF2和V2的组合可以用在第二电压域中。INPUT信号(在图I中也示出了)可以到达第一电压域并独立地被电平移位器200和210中的每一个转换。逻辑电路220可以评估电平移位器各自的输出并在第二电压域中提供OUTPUT信号(在图I中也示出了)。无离子化辐射时，第一和第二电平移位器200和210中的每一个通常将输出相同 的逻辑电平，并且该相同的逻辑电平将对应于在INPUT接收的逻辑电平(即使具有不同电压)。例如，如果INPUT包含逻辑电平“0”，那么第一和第二电平移位器200和210至逻辑电路220的输出(INl和IN2)将包含相同的逻辑电平“O”。然而，如果第一或第二电平移位器200和210中的一个受到离子化辐射，那么那些输出会彼此不同。例如，如果第二电平移位器210被重离子轰击，它可能输出逻辑电平“ I ”，而第一电平移位器200可能仍然输出逻辑电平“O”。在那种情形中，逻辑电路220接着会做决定，在OUTPUT处提供哪一个逻辑电平，如下面更详细地描述。参考图3，根据一些实施例描述逻辑电路220的框图。如所示，逻辑电路220包括耦合到第一和第二电平移位器200和210的输出的与门(AND)300。因此，只有第一和第二电平移位器200和210的输出(INl和IN2)都是“I”时，逻辑电路220的输出才是逻辑“I”。假设，出于说明的目的，第一和第二电平移位器200和210中的每一个正在输出具有逻辑“O”的信号。如果第二电平移位器210变成暴露于离子化辐射，它将错误地输出逻辑“I”。然而，逻辑电路220还会考虑第一电平移位器200的输出以校正这种错误。因此，与门300会继续输出逻辑电平“0”，因为第一和第二电平移位器200和210的输出并非都受到辐射的影响。在图2所示的实施例中，单事件翻转影响电平移位器200和210两者是可能的。例如，如果离子沿直线行进(情况往往是这样)，那么同一离子会撞击电平移位器200和电平移位器210两者。为了部分地解决这个问题，图4示出了根据一些实施例的三重电平移位电路的框图。如所示，三个电平移位器400-420以类似于针对图3所描述的那种方式耦合到相同的两个电压域。此外，电平移位器400-420中的每一个耦合表决电路430，下面结合图5和6更详细地描述。与逻辑电路320 —样，这里表决电路430可以确定，基于电平移位器400-420的各种可能的输出(INI、IN2和IN3)，输出哪一个逻辑电平。在一些实施例中，电平移位器400-420中的至少一个电平移位器可以相对于其他电平移位器以非线性方式物理布置。例如，电平移位器400-420可以被布置或摆放在三角形440的顶点，从而避免使所有三个电平移位器400-420沿着单个直线(并且因此潜在地受到同一事件翻转)。在一些情形中，其他类型的几何形状可以被用来分布电平移位器400-420。另外或替换地，由于类似的原因，电平移位器400-420中的一个或多个可以被布置在集成电路的不同平面上(例如，三维设计中硅的不同层上)。在某些实施例中，表决电路430可以操作在多数表决模式或全票表决模式中。图5是根据一些实施例被配置为操作在多数表决模式中的表决电路430的框图。具体地，表决电路430A包括第一与门500、第二与门510、第三与门520以及或门(OR) 530。或门530耦合到第一、第二和第三与门500-520的输出。此外,第一电平移位器400的输出I禹合于第一与门500的第一输入以及第二与门510的第一输入。第二电平移位器410的输出I禹合于第一与门500的第二输入以及第三与门520的第一输入。并且第三电平移位器420的输出 率禹合于第二与门510的第二输入以及第三与门520的第二输入。工作中，如果电平移位器400-420中的至少两个(即电平移位器的多数)指示逻辑电平“1”，那么表决电路430A会输出逻辑电平“I”。另一方面，如果少于多数的电平移位器(即电平移位器400-420中的一个或没有电平移位器)指示逻辑电平“1”，那么表决电路430A会输出逻辑电平“O”。与表决电路430A相比，根据一些实施例的图6的表决电路430B被配置为操作在全票表决模式中。这里，表决电路430B包括第一与门600和第二与门610。如图所示，第一电平移位器400的输出耦合于第一与门600的第一输入，第二电平移位器410的输出耦合于第一与门600的第二输入。此外，第一与门600的输出I禹合于第二与门610的第一输入，第三电平移位器420的输出I禹合于第二与门610的第二输入。通过这种方式，只有所有三个电平移位器指示逻辑电平“ I ”时，表决电路430才会输出逻辑电平“ I ”。所有三个电平移位器被离子轰击的概率认为较低，尤其是当电平移位器在集成电路内被物理隔开时。图5和6示出的实施例仅仅出于说明的目的。应当理解，可以做出某些改变以实现类似的结果。作为例子，在图5中，或门530可以被替换为或非门(NOR)来提供相同的“多数表决”操作。作为另一个例子，在图6中，与门600和610可以被替换为单个三输入与门来提供类似的“全票表决”操作。在一些实现中，表决电路430可以是可编程电路或逻辑器件，例如可编程逻辑阵列，现场可编程门阵列(FPGA)等。因此，表决电路430可以被配置为操作在多数表决模式中(例如图5中的表决电路430A)和/或操作在全票表决模式中(例如图6中的表决电路430B)，由用户来选择。如果至少部分由于集成电路的布局(S卩，由于其在集成电路内的物理位置等)，特定电平移位器被认为是对辐射特别敏感，那么表决电路430可以被配置为分配不同的权重给那个电平移位器的输出(例如，分配给其他电平移位器的权重的一半或三分之一)。在一些实施例中，可以以避免“平局”情形的方式来分配电平移位器权重。例如，如果两个电平移位器的输出被分配了第三电平移位器输出的1/2权重，并且如果这两个电平移位器都指示相同的输出，但其不同于该第三电平移位器的输出，那么表决电路430将面临平局。为了避免这种情形，在一些情况下，表决电路430可以分配不同的权重给每个电平移位器。此夕卜，可以至少部分基于电平移位器之间的物理距离来选择这些不同的电平移位器权重(例如，权重可以正比或反比于器件之间的距离)。图7是根据一些实施例的用于执行抗辐射过载电流检测的方法流程图。虽然参考图4中描述的使用三个电平移位器的系统来说明这个具体方法，但是可以很容易地修改相同的方法以适应具有任何数量的电平移位器的其他系统或电路。在方框700，方法可以输出具有第一逻辑电平(例如，“O”)的信号。在方框710，方法可以确定第一电平移位器是否输出第二逻辑电平(例如，“I”)。第一电平移位器的变化可以被认为是“候选”事件，因为此时，并没有确定该变化是由于电平移位器的输入的变化而造成的，还是由于离子化辐射导致的错误而造成的等。如果第一电平移位器已经输出第二逻辑电平，那么控制进行到方框720 ;否则，控制返回到方框700。在方框720，方法可以确定第二电平移位器是否也已经输出第二逻辑电平。如果是，控制进行到方框730 ;否则，控制返回到方框700。在方框730，方法可以确定是否已经选择了多数表决模式。如果是，那么在方框740，方法可以输出第二逻辑电平(例如，三个电平移位器中的两个已经输出了第二逻辑电平)。否则，这可能暗示了当前的操作模式是全票表决，并且方框750可以确定第三电平移位器是否已经输出第二逻辑电平。如果是，方框740可以输出 第二逻辑电平(例如，三个电平移位器中的三个已经输出了第二逻辑电平)；否则，控制返回到方框700。在一些情况中，图7中示出的操作可以由表决电路430执行。应理解，图7中所示的处理中的方框700-740可以同时和/或顺序执行。还应理解，每个操作可以以任何顺序执行，并且可以执行一次或重复执行。现在转向图8，根据一些实施例描述了一种包括集成电路800的至少一个实例的系统、电路或装置。在一些情形中，集成电路800可以是片上系统(SoC)、专用集成电路(ASIC)、微处理器等。如图所示，集成电路800(例如，处理器等)耦合到一个或多个外围设备820以及外部存储器810。还提供了电源830，其向集成电路800提供电源电压并且向存储器810和/或外围设备820提供一个或多个电源电压，并且电源830可以包括任何电池或其他电能源。在一些实施例中，集成电路800、存储器810和/或外围设备820可以使用电源830来供给DC-DC转换器、功率源、放大器和/或稳压器，这继而可以结合一个或多个逻辑或表决电路使用多个电平移位器，以用作高压侧逻辑电路和低压侧逻辑电路之间的接口，如参考图1-6所描述的。另外或替换地，集成电路800、存储器810和/或外围设备820可以包括任何具有操作在两个或更多个不同电压域中的逻辑块的电气电路或电子电路，并且多个电平移位器和表决电路可以提供那些电压域之间的接口。此外，在一些实施例中，在同一系统或装置中可以包括多于一个实例的集成电路800、存储器810和/或外围设备820。根据系统的类型，外围设备820可以包括任何期望的电路。在某些类型的航天应用中，例如，图8的系统可以是卫星系统(例如，全球定位卫星或GPS的一部分)等，并且外围设备820可以包括用于各种类型的卫星通讯(例如无线电通信等)的装置。但是一般来说，图8的系统可以在任何类型的计算机或电子系统中实现，例如台式机和膝上型电脑、输入板、网络电器、移动电话、个人数字助理、电子书阅读器、电视、游戏机控制台等。因此，外围设备820可以包括任何类型的装置，包括例如接口装置，例如显示屏(包括触摸显示屏或多触摸显示屏)、键盘或其他输入装置、麦克风、扬声器等，用于各种类型的通信(例如Wi-Fi ，蓝牙 ，蜂窝等)的装置。外部存储器810可以包括任何类型的存储器。例如，外部存储器810可以包括SRAM、非易失性RAM (NVRAM，例如“闪存”存储器)和/或动态RAM(DRAM)，例如同步DRAM、双数据率(DDR、DDR2、DDR3等)SDRAM等。外部存储器810可以包括存储器器件被安装到其上的一个或多个存储器模块，例如单列直插存储器模块(SIMM)、双列直插存储器模块(DIMM)
坐寸O这里描述的许多操作可以在硬件、软件和/或固件、和/或他们的组合中实现。当在软件中实现时，代码段执行必要的任务或操作。程序或代码段可以被存储在处理器可读介质、计算机可读介质或机器可读介质中。处理器可读介质、计算机可读介质或机器可读介质可以包括能够存储或传输信息的任何器件或介质。这种处理器可读介质的例子包括电子电路、半导体存储器器件、闪存、ROM、可擦除ROM(EROM)、软盘、高密度磁盘、光盘、硬盘，光纤介质等。软件代码段可以被存储在任何易失性或非易失性存储器件中，例如硬驱动器、闪存、固态存储器、光盘、CD、DVD、计算机程序产品或其他为处理器或中间设备容纳服务提供有形计算机可读或机器可读存储的存储器器件。在其他实施例中，存储器可以是虚拟化的 若干物理存储器件，其中物理存储器件是相同的或不同种类的。可以经由内部总线、另一个计算机网络(例如以太网或内部网)，或经由其他有线或无线网络将代码段下载或从存储器传输到处理器或容器。在前述说明以及相关附图中给出的教导的益处下，本发明所属的本领域技术人员将想到本发明的许多修改和其他实施例。因此，应理解，本发明不限于公开的特定实施例。尽管在此使用特定术语，但他们仅是以一般性且描述性的意义使用而不是为了限制。
权利要求
1.ー种装置，其包括 第一电路，其被配置为操作在第一电压域中； 第二电路，其被配置为操作在不同于所述第一电压域的第二电压域中； 多个电平移位器，其耦合于所述第一电路，所述多个电平移位器中的每ー个被配置为接收来自所述第一电路的在所述第一电压域中的数据信号，并且在所述第二电压域中产生转换的数据信号，其中转换的数据信号中的至少ー个不同于转换的数据信号中的另一个；以及 逻辑电路，其耦合于所述多个电平移位器，所述逻辑电路被配置为接收来自所述多个电平移位器的转换的数据信号，基于选定数量的转换的数据信号确定输出信号，并且提供所述输出信号给所述第二电压域中的第二电路。
2.根据权利要求I所述的装置，其中所述多个电平移位器包括第一电平移位器、第二电平移位器以及第三电平移位器，并且其中所述选定数量的转换的数据信号包括两个或更多个转换的数据信号。
3.根据权利要求2所述的装置，其中所述逻辑电路进一歩包括第一与门、第二与门、第三与门以及或门，所述或门耦合于所述第一与门的输出、所述第二与门的输出以及所述第三与门的输出。
4.根据权利要求3所述的装置，其中所述第一电平移位器的输出耦合于所述第一与门的第一输入并且耦合于所述第二与门的第一输入，所述第二电平移位器的输出耦合于所述第一与门的第二输入并且耦合于所述第三与门的第一输入，所述第三电平移位器的输出耦合于所述第二与门的第二输入并且耦合于所述第三与门的第二输入。
5.根据权利要求2所述的装置，其中所述逻辑电路进一歩包括第一与门和第二与门。
6.根据权利要求5所述的装置，其中所述第一电平移位器的输出耦合于所述第一与门的第一输入，所述第二电平移位器的输出耦合于所述第一与门的第二输入，所述第一与门的输出耦合于所述第二与门的第一输入，所述第三电平移位器的输出耦合于所述第二与门的第二输入。
7.根据权利要求I所述的装置，其中所述多个电平移位器中的至少ー个电平移位器相对于所述多个电平移位器中的至少两个其他电平移位器以非线性方式物理布置。
8.根据权利要求I所述的装置，其中所述逻辑电路包括可编程电路。
9.根据权利要求8所述的装置，其中所述可编程电路被配置为分配第一权重给转换的数据信号中的第一个并且分配第二权重给转换的数据信号中的第二个，其中所述第一权重不同于所述第二权重。
10.根据权利要求8所述的装置，其中所述可编程电路可选择地操作在多数表决模式或全票表决模式中。
11.ー种集成电路，其包括 多个电平移位器，所述多个电平移位器中的每ー个被配置为接收第一电压域中的相同逻辑电平并输出第二电压域中的候选逻辑电平，所述候选逻辑电平中的至少ー个面临不同于所述候选逻辑电平中的另一个；以及 表决电路，其耦合于所述多个电平移位器，所述表决电路被配置为评估所述候选逻辑电平并至少部分基于该评估而输出选定的逻辑电平。
12.根据权利要求11所述的集成电路，其中所述多个电平移位器检测器中的至少ー个相对于所述多个电平移位器中的两个或更多个以非线性方式布置在所述集成电路内。
13.根据权利要求12所述的集成电路，其中至少部分由于暴露于离子化辐射，所述候选逻辑电平中的所述至少一个被接收错误。
14.根据权利要求11所述的集成电路，其中所述多个电平移位器包括第一电平移位器、第二电平移位器以及第三电平移位器，其中所述表决电路进一歩包括第一与门、第二与门、第三与门以及或门，所述或门耦合于所述第一与门的输出、所述第二与门的输出以及所述第三与门的输出。
15.根据权利要求14所述的集成电路，其中所述第一电平移位器的输出耦合于所述第一与门的第一输入并且耦合于所述第二与门的第一输入，所述第二电平移位器的输出耦合于所述第一与门的第二输入并且耦合于所述第三与门的第一输入，所述第三电平移位器的输出耦合于所述第二与门的第二输入并且耦合于所述第三与门的第二输入。
16.根据权利要求11所述的集成电路，其中所述多个电平移位器包括第一电平移位器、第二电平移位器以及第三电平移位器，其中所述表决电路包括第一与门和第二与门。
17.根据权利要求16所述的集成电路，其中所述第一电平移位器的输出耦合于所述第一与门的第一输入，所述第二电平移位器的输出耦合于所述第一与门的第二输入，所述第一与门的输出耦合于所述第二与门的第一输入，所述第三电平移位器的输出耦合于所述第ニ与门的第二输入。
18.—种方法,其包括 响应于接收到来自第一和第二电平移位器的第一逻辑电平，提供具有所述第一逻辑电平的输出信号，所述第一和第二电平移位器耦合于被配置为操作在第一电压域中的电路，所述输出信号处于第二电压域中； 响应于接收到来自所述第一电平移位器的所述第一逻辑电平以及来自第二电平移位器的第二逻辑电平，保持所述输出信号在所述第一逻辑电平，所述第二电平移位器受到离子化辐射事件。
19.根据权利要求18所述的方法，进ー步包括 响应于除了接收到来自所述第一电平移位器的所述第一逻辑电平之外，还接收到来自第三电平移位器的所述第一逻辑电平，保持所述输出在所述第一逻辑电平。
20.根据权利要求18所述的方法，进ー步包括 响应于接收到来自所述第一和第二电平移位器的所述第二逻辑电平，切換所述输出到所述第二逻辑电平。
全文摘要
本发明涉及抗辐射电平移位。公开一种用于抗辐射电平移位的系统和方法。在一些实施例中，集成电路可以包括多个电平移位器，其中多个电平移位器中的每一个被配置为接收第一电压域中的相同逻辑电平并输出第二电压域中的候选逻辑电平，并且其中候选逻辑电平中的至少一个面临不同于候选逻辑电平中的另一个。集成电路还可以包括表决电路，其耦合于多个电平移位器，其中表决电路被配置为评估候选逻辑电平并至少部分基于该评估而输出选定的逻辑电平。
文档编号H03K19/0185GK102957419SQ20121039262
公开日2013年3月6日 申请日期2012年8月20日 优先权日2011年8月19日
发明者C·帕克斯特, M·哈姆林 申请人:德克萨斯仪器股份有限公司