专利名称：不受频率影响的动态脉冲积分电路的制作方法
技术领域：
本发明属于电子电路技术领域，涉及模拟集成电路，特别是一种不受频率影响的动态脉冲积分电路。
背景技术：
红外传输电路具有成本低、普及时间早、传输速度高等优点，在家用电器、车载影音导航系统中广泛应用。红外接收器是红外传输电路重要的组成部分，在红外接收器中，通常采用由集成运算放大器组成的积分电路来滤除载波频率，积分电路的性能直接影响红外接收器的性能。因此，红外接收器中积分电路的研究越来越受关注。图1所示为现有积分电路的电路原理图，包括误差放大器EA、电阻R1、电阻R2、电容Cl ;输入脉冲信号Va与电阻Rl的一端相连，电阻Rl的另一端与误差放大器EA的反相输入端相连；电容Cl的一端与误差放大器EA的反相输入端相连，电容Cl的另一端与误差放大器EA的输出端相连,输出信号Vo ;误差放大器EA的同相输入端与电阻R2的一端相连，电阻R2的另一端接地；当脉冲信号Va为高电平时，通过电阻Rl向电容Cl充电，输出信号Vo变低，直至饱和；当脉冲信号Va为低电平时，没有电流流过电阻Rl，电容Cl上的电荷量保持不变，输出信号Vo的大小也保持不变。上述积分电路由于其积分上升沿的时间是固定的，因此积分电路的输出会随着积分信号频率的变化而变化，使得积分电路不能准确地对包含多种频率的积分信号进行积分，限制了红外接收电路的发展。
发明内容
本发明的目的在于针对上述现有技术的缺陷，提出了一种不受频率影响的动态脉冲积分电路，使积分电路能够准确地对包含多种频率的积分信号进行积分。为实现上述目的，本发明包括频率选择电路1、带通滤波器2、比较器3、积分器4和施密特触发器5 ；频率选择电路I，设有六个输入端a、b、c、d、e、f和一个输出端g，该六个输入端分别与其所在芯片的输入信号Tl、T2、T3、T4、T5、T6相连；输出端g输出频率选择信号VFS，该频率选择信号VFS分别输入到带通滤波器2的第一输入端和积分器4的第一输入端；带通滤波器2，其第二输入端与其所在芯片的输入信号VIN相连，该带通滤波器2输出滤波信号VBPF通过比较器3，输出比较信号VCMP，该比较信号VCMP，经过积分器4积分，输出积分信号VINT给施密特触发器5，通过施密特触发器5整形后，输出动态脉冲积分电路的输出信号VOUT。作为优选，上述频率选择电路1，包括六个NPN管、六个稳压二极管和七个电阻，其中所述第一稳压二极管Dl的负极，第一 NPN管Ql的发射极、集电极，均与其所在芯片的输入信号Tl相连，第一电阻Rl跨接于第一 NPN管Ql的发射极与基极之间；
所述第一 NPN管Ql的基极、第二 NPN管Q2的发射极、第二 NPN管Q2的集电极和第二稳压二极管D2的负极与其所在芯片的输入信号T2相连，第二电阻R2跨接于第二 NPN管Q2的发射极与基极之间；所述第二 NPN管Q2的基极、第三NPN管Q3的发射极、第三NPN管Q3的集电极和第三稳压二极管D3的负极与其所在芯片的输入信号T3相连，第三电阻R3跨接于第三NPN管Q3的发射极与基极之间；所述第三NPN管Q3的基极、第四NPN管Q4的发射极、第四NPN管Q4的集电极和第四稳压二极管D4的负极与其所在芯片的输入信号T4相连，第四电阻R4跨接于第四NPN管Q4的发射极与基极之间；所述第四NPN管Q4的基极、第五NPN管Q5的发射极、第五NPN管Q5的集电极和第五稳压二极管D5的负极与其所在芯片的输入信号T5相连,第五电阻R5跨接于第五NPN管Q5的发射极与基极之间；所述第五NPN管Q5的基极和第六稳压二极管D6的负极与其所在芯片的输入信号T6相连，第六电阻R6跨接于第五NPN管Q5的基极与第六NPN管Q6的集电极之间；所述第六NPN管Q6的基极与第六NPN管Q6的集电极相连，作为频率选择电路(I)的输出端输出频率选择信号VFS，第六NPN管Q6的发射极与第七电阻R7的一端相连，第七电阻R7的另一端、第一稳压二极管Dl的正极、第二稳压二极管D2的正极、第三稳压二极管D3的正极、第四稳压二极管D4的正极、第五稳压二极管D5的正极和第六稳压二极管D6的正极接地。作为优选，上述带通 滤波器2，包括第一可变跨导运算放大器0TA1、第二可变跨导运算放大器0TA2、第一电容Cl、第二电容C2、第八电阻R8、第九电阻R9和电流增益网络K ；所述第一电容Cl跨接于其所在芯片的输入信号VIN和第一可变跨导运算放大器OTAl的正相输入端之间；第二电容C2跨接于电流增益网络K的输入端与地之间；所述第一可变跨导运算放大器OTAl的反相输入端分别与第八电阻R8的一端和第九电阻R9的一端相连，第一可变跨导运算放大器OTAl的正相输入端与第二可变跨导运算放大器0TA2的输出端相连，第一可变跨导运算放大器OTAl的输出端与电流增益网络K的输入端相连；所述第八电阻R8的另一端与第二可变跨导运算放大器0TA2的同相输入端相连，第九电阻R9的另一端与第二可变跨导运算放大器0TA2的反相输入端相连；所述第二可变跨导运算放大器0TA2的第三输入端和第一可变跨导运算放大器OTAl的第三输入端与频率选择电路I所输入的频率选择信号VFS相连；电流增益网络K的输出端与第二可变跨导运算放大器0TA2的反相输入端相连，作为带通滤波器2的输出端输出滤波信号VBPF。作为优选，上述积分器4，包括三个的NMOS管、五个PNP管、五个NPN管、两个电容C、一个电阻R ;所述第七PNP管Q7的发射极、第八PNP管Q8的发射极、第九PNP管Q9的发射极、第十PNP管QlO的发射极和第i^一 PNP管Qll的发射极均与电源电压VCC相连，第七PNP管Q7的基极、第八PNP管Q8的基极、第九PNP管Q9的基极和第七PNP管Q7的集电极均与第一 NMOS管丽I的漏极相连，第i^一 PNP管Qll的基极、第十PNP管QlO的基极和第十PNP管QlO的集电极均与第二 NMOS管丽2的漏极相连，第八PNP管Q8的集电极与第十六NPN管Q16的集电极相连，作为积分器4的输出端输出积分信号VINT，第九PNP管Q9的集电极与第十电阻RlO的一端相连；所述第^^一 PNP管Qll的集电极和第十四NPN管Q14的集电极均与第十二 NPN管Q12的基极相连；第十三NPN管Q13的发射极接地，第十三NPN管Q13的基极与频率选择电路I所输入的信号VFS相连，第十四NPN管Q14的发射极、第十五NPN管Q15的发射极和第十六NPN管Q16的发射极均与地相连，第十四NPN管Q14的基极、第十五NPN管Q15的基极和第十六NPN管Q16的基极均与第十二 NPN管Q12的发射极相连；第十二 NPN管Q12的集电极和第十五NPN管Q15的集电极均与电源电压VCC相连；所述第一 NMOS管丽I的栅极与其所在芯片的基准电压VREF3相连，第一 NMOS管丽I的源极和第二 NMOS管丽2的源极均与第十三NPN管的集电极相连；第二 NMOS管丽2的栅极与第九PNP管Q9的集电极相连；第三NMOS管丽3的漏极与第十电阻RlO的另一端相连，第三NMOS管MN3的源极接地，第三NMOS管MN3的栅极与比较器3所输入的信号VCMP相连；所述第三电容C3跨接与第九PNP管Q9的集电极与地之间，用于延迟脉冲积分时间；第四电容C4跨接与第八PNP管Q8的集电极与地之间，为积分器4提供充放电电容。作为优选，上述积分器4中的第七PNP管Q7、第八PNP管Q8、第九PNP管Q9、第十PNP管QlO和第i^一PNP管Ql I的发射极面积之比为2 :1:1:1:1;上述积分器4中的第十四NPN管Q14、第十五NPN管Q15和第十六PNP管Q16的发射极面积之比为3 : 2 : 2。本发明与现有技术相比具有以下优点1、本发明由于添加了频率选择电路，可对带通滤波电路的带通频率进行调节，使得动态脉冲 积分电路能够处理不同频率的输入信号。2、本发明由于添加了带通滤波电路，以使积分器的充放电电流与带通滤波器的中心频率成正比，使得动态脉冲积分电路的积分脉冲数不受输入信号频率的影响。
图1为现有积分电路的拓扑结构图；图2为本发明的拓扑结构图；图3为本发明中频率选择电路的电路原理图；图4为本发明中带通滤波器的拓扑结构图；图5为本发明中积分器电路的电路原理图。
具体实施例方式以下参照附图及其实施例对本发明作进一步描述。参照图2，本发明包括频率选择电路1、带通滤波器2、比较器3、积分器4和施密特触发器5 ;其中频率选择电路I，设有六个输入端a、b、c、d、e、f和一个输出端g，该六个输入端分别与其所在芯片的输入信号Tl、T2、T3、T4、T5、T6相连，输出端g输出频率选择信号VFS，通过在频率选择电路I任意两个相邻的输入端之间外加齐纳击穿电压，可以调节频率选择电路I输出的频率选择信号VFS的频率；该频率选择信号VFS分别输入到带通滤波器2的第一输入端和积分器4的第一输入端，用来调节带通滤波器2的带通频率和积分器4的充放电电流；带通滤波器2的第二输入端与其所在芯片的输入信号VIN相连，该带通滤波器2输出滤波信号VBPF通过比较器3，输出比较信号VCMP，该比较信号VCMP，经过积分器4积分，输出积分信号VINT，积分器4的积分时间与滤波信号VBPF的中心频率成正比，积分信号VINT给施密特触发器5，通过施密特触发器5整形后，输出动态脉冲积分电路的输出信号VOUT,该输出信号VOUT不受其所在芯片输入信号VIN频率的影响。参照图3，本发明的频率选择电路1，包括但不局限于六个NPN管、六个稳压二极管和七个电阻，其中所述第一稳压二极管Dl的负极，第一 NPN管Ql的发射极、集电极，均与其所在芯片的输入信号Tl相连，第一电阻Rl跨接于第一 NPN管Ql的发射极与基极之间；所述第一 NPN管Ql的基极、第二 NPN管Q2的发射极、第二 NPN管Q2的集电极和第二稳压二极管D2的负极与其所在芯片的输入信号T2相连，第二电阻R2跨接于第二 NPN管Q2的发射极与基极之间；所述第二 NPN管Q2的基极、第三NPN管Q3的发射极、第三NPN管Q3的集电极和第三稳压二极管D3的负极与其所在芯片的输入信号T3相连，第三电阻R3跨接于第三NPN管Q3的发射极与基极之间；所述第三NPN管Q3的基极、第四NPN管Q4的发射极、第四NPN管Q4的集电极和第四稳压二极管D4的负极与其所在芯片的输入信号T4相连，第四电阻R4跨接于第四NPN管Q4的发射极与基极之间；所述第四NPN管Q4的基极、第五NPN管Q5的发射极、第五NPN管Q5的集电极和第五稳压二极管D5的负极与其所在芯片的输入信号T5相连,第五电阻R5跨接于第五NPN管Q5的发射极与基极之间；所述第五NPN管Q5的基极和第六稳压二极管D6的负极与其所在芯片的输入信号T6相连，第六电阻R6跨接于第五NPN管Q5的基极与第六NPN管Q6的集电极之间；所述第六NPN管Q6的基极与第六NPN管Q6的集电极相连，作为频率选择电路I的输出端输出频率选择信号VFS，第六NPN管Q6的发射极与第七电阻R7的一端相连，第七电阻R7的另一端、第一稳压二极管Dl的正极、第二稳压二极管D2的正极、第三稳压二极管D3的正极、第四稳压二极管D4的正极、第五稳压二极管D5的正极和第六稳压二极管D6的正极接地。参照图4，本发明的带通滤波器2，包括但不局限于第一可变跨导运算放大器0TA1、第二可变跨导运算放大器0TA2、第一电容Cl、第二电容C2、第八电阻R8、第九电阻R9和电流增益网络K ;所述第一电容Cl跨接于其所在芯片的输入信号VIN和第一可变跨导运算放大器OTAl的正相输入端之间，用来滤除其所在芯片的输入信号VIN的低频成分；第二电容C2跨接于电流增益网络K的输入端与地之间，作为第一可变跨导运算放大器OTAl的负载电容；所述第一可变跨导运算放大器OTAl的反相输入端分别与第八电阻R8的一端和第九电阻R9的一端相连，第一可变跨导运算放大器OTAl的正相输入端与第二可变跨导运算放大器0TA2的输出端相连，第一可变跨导运算放大器OTAl的输出端与电流增益网络K的输入端相连；所述第八电阻R8的另一端与第二可变跨导运算放大器0TA2的同相输入端相连，第九电阻R9的另一端与第二可变跨导运算放大器0TA2的反相输入端相连；所述第二可变跨导运算放大器0TA2的第三输入端和第一可变跨导运算放大器OTAl的第三输入端与频率选择电路I所输入的频率选择信号VFS相连；电流增益网络K的输出端与第二可变跨导运算放大器0TA2的反相输入端相连，作为带通滤波器2的输出端输出滤波信号VBPF。参照图5，本发明的积分器4，包括但不局限于三个的NMOS管、五个PNP管、五个NPN管、两个电容C、一个电阻R ；所述第七PNP管Q7的发射极、第八PNP管Q8的发射极、第九PNP管Q9的发射极、第十PNP管QlO的发射极和第i^一 PNP管Qll的发射极均与电源电压VCC相连，第七PNP管Q7的基极、第八PNP管Q8的基极、第九PNP管Q9的基极和第七PNP管Q7的集电极均与第一 NMOS管丽I的漏极相连，第i^一 PNP管Qll的基极、第十PNP管QlO的基极和第十PNP管QlO的集电极均与第二 NMOS管丽2的漏极相连，第八PNP管Q8的集电极与第十六NPN管Q16的集电极相连，作为积分器4的输出端输出积分信号VINT，第九PNP管Q9的集电极与第十电阻RlO的一端相连；该第七PNP管Q7、第八PNP管Q8、第九PNP管Q9、第十PNP管QlO和第i^一 PNP管Qll的发射极面积和集电极电流大小成正比，这五个PNP管的发射极面积之比为2 :1 :1 :1 :1。所述第i^一 PNP管Qll的集电极和第十四NPN管Q14的集电极均与第十二 NPN管Q12的基极相连；第十三NPN管Q13的发射极接地，第十三NPN管Q13的基极与频率选择电路I所输入的信号VFS相连，第 十四NPN管Q14的发射极、第十五NPN管Q15的发射极和第十六NPN管Q16的发射极均与地相连，第十四NPN管Q14的基极、第十五NPN管Q15的基极和第十六NPN管Q16的基极均与第十二 NPN管Q12的发射极相连；第十二 NPN管Q12的集电极和第十五NPN管Q15的集电极均与电源电压VCC相连；该第十四NPN管Q14、第十五NPN管Q15和第十六PNP管Q16的发射极面积和集电极电流大小成正比，这三个NPN管的发射极面积之比为3 :2:2;所述第一 NMOS管丽I的栅极与其所在芯片的基准电压VREF3相连，第一 NMOS管丽I的源极和第二 NMOS管丽2的源极均与第十三NPN管的集电极相连；第二 NMOS管丽2的栅极与第九PNP管Q9的集电极相连；第三NMOS管丽3的漏极与第十电阻RlO的另一端相连，第三NMOS管丽3的源极接地，第三NMOS管丽3的栅极与比较器3所输入的信号VCMP相连；所述第三电容C3跨接与第九PNP管Q9的集电极与地之间，第三电容C3延迟了脉冲积分时间，提高了动态脉冲积分电路的信噪比；第四电容C4跨接与第八PNP管Q8的集电极与地之间，为积分器4提供充放电。本发明的工作原理如下频率选择电路I产生选频电流11，该选频电流11的大小可表示为
权利要求
1.一种不受频率影响的动态脉冲积分电路，其特征在于它包括频率选择电路(I)、带通滤波器(2)、比较器(3)、积分器(4)和施密特触发器(5)； 所述频率选择电路(I)，设有六个输入端a、b、C、d、e、f和一个输出端g，该六个输入端分别与其所在芯片的输入信号Tl、T2、T3、T4、T5、T6相连；输出端g输出频率选择信号VFS，该频率选择信号VFS分别输入到带通滤波器(2)的第一输入端和积分器(4)的第一输入端; 所述带通滤波器(2)，其第二输入端与其所在芯片的输入信号VIN相连，该带通滤波器(2)输出滤波信号VBPF通过比较器(3)，输出比较信号VCMP，该比较信号VCMP，经过积分器(4)积分，输出积分信号VINT给施密特触发器(5)，通过施密特触发器(5)整形后，输出所述动态脉冲积分电路的输出信号VOUT。
2.根据权利要求书I所述的不受频率影响的动态脉冲积分电路，其特征在于频率选择电路(I)，包括六个NPN管、六个稳压二极管和七个电阻，其中 第一稳压二极管Dl的负极,第一 NPN管Ql的发射极、集电极,均与其所在芯片的输入信号Tl相连，第一电阻Rl跨接于第一 NPN管Ql的发射极与基极之间； 第一 NPN管Ql的基极、第二 NPN管Q2的发射极、第二 NPN管Q2的集电极和第二稳压二极管D2的负极与其所在芯片的输入信号T2相连，第二电阻R2跨接于第二 NPN管Q2的发射极与基极之间； 第二 NPN管Q2的基极、第三NPN管Q3的发射极、第三NPN管Q3的集电极和第三稳压二极管D3的负极与其所在芯片的输入信号T3相连，第三电阻R3跨接于第三NPN管Q3的发射极与基极之间； 第三NPN管Q3的基极、第四NPN管Q4的发射极、第四NPN管Q4的集电极和第四稳压二极管D4的负极与其所在芯片的输入信号T4相连，第四电阻R4跨接于第四NPN管Q4的发射极与基极之间； 第四NPN管Q4的基极、第五NPN管Q5的发射极、第五NPN管Q5的集电极和第五稳压二极管D5的负极与其所在芯片的输入信号T5相连，第五电阻R5跨接于第五NPN管Q5的发射极与基极之间； 第五NPN管Q5的基极和第六稳压二极管D6的负极与其所在芯片的输入信号T6相连，第六电阻R6跨接于第五NPN管Q5的基极与第六NPN管Q6的集电极之间； 第六NPN管Q6的基极与第六NPN管Q6的集电极相连，作为频率选择电路⑴的输出端输出频率选择信号VFS，第六NPN管Q6的发射极与第七电阻R7的一端相连，第七电阻R7的另一端、第一稳压二极管Dl的正极、第二稳压二极管D2的正极、第三稳压二极管D3的正极、第四稳压二极管D4的正极、第五稳压二极管D5的正极和第六稳压二极管D6的正极接地。
3.根据权利要求书I所述的不受频率影响的动态脉冲积分电路，其特征在于带通滤波器(2)，包括第一可变跨导运算放大器0TA1、第二可变跨导运算放大器0TA2、第一电容Cl、第二电容C2、第八电阻R8、第九电阻R9和电流增益网络K ； 第一电容C1跨接于其所在芯片的输入信号VIN和第一可变跨导运算放大器OTAl的正相输入端之间；第二电容C2跨接于电流增益网络K的输入端与地之间； 第一可变跨导运算放大器OTAl的反相输入端分别与第八电阻R8的一端和第九电阻R9的一端相连，第一可变跨导运算放大器OTAl的正相输入端与第二可变跨导运算放大器0TA2的输出端相连，第一可变跨导运算放大器OTAl的输出端与电流增益网络K的输入端相连； 第八电阻R8的另一端与第二可变跨导运算放大器0TA2的同相输入端相连，第九电阻R9的另一端与第二可变跨导运算放大器0TA2的反相输入端相连； 第二可变跨导运算放大器0TA2的第三输入端和第一可变跨导运算放大器OTAl的第三输入端与频率选择电路(I)所输入的频率选择信号VFS相连；电流增益网络K的输出端与第二可变跨导运算放大器0TA2的反相输入端相连，作为带通滤波器(2)的输出端输出滤波信号VBPF。
4.根据权利要求书I所述的不受频率影响的动态脉冲积分电路，其特征在于积分器(4)，包括三个的NMOS管、五个PNP管、五个NPN管、两个电容C、一个电阻R ； 第七PNP管Q7的发射极、第八PNP管Q8的发射极、第九PNP管Q9的发射极、第十PNP管QlO的发射极和第i^一 PNP管Qll的发射极均与电源电压VCC相连，第七PNP管Q7的基极、第八PNP管Q8的基极、第九PNP管Q9的基极和第七PNP管Q7的集电极均与第一 NMOS管丽I的漏极相连，第i^一 PNP管Qll的基极、第十PNP管QlO的基极和第十PNP管QlO的集电极均与第二 NMOS管丽2的漏极相连，第八PNP管Q8的集电极与第十六NPN管Q16的集电极相连，作为积分器(4)的输出端输出积分信号VINT，第九PNP管Q9的集电极与第十电阻RlO的一端相连； 第i^一 PNP管Qll的集电极和第十四NPN管Q14的集电极均与第十二 NPN管Q12的基极相连；第十三NPN管Q13的发射极接地，第十三NPN管Q13的基极与频率选择电路(I)所输入的信号VFS相连，第十四NPN管Q14的发射极、第十五NPN管Q15的发射极和第十六NPN管Q16的发射极均与地相连，第十四NPN管Q14的基极、第十五NPN管Q15的基极和第十六NPN管Q16的基极均与第十二 NPN管Q12的发射极相连；第十二 NPN管Q12的集电极和第十五NPN管Q15的集电极均与电源电压VCC相连； 第一 NMOS管丽I的栅极与其所在芯片的基准电压VREF3相连，第一 NMOS管丽I的源极和第二 NMOS管丽2的源极均与第十三NPN管的集电极相连；第二 NMOS管丽2的栅极与第九PNP管Q9的集电极相连；第三NMOS管丽3的漏极与第十电阻RlO的另一端相连，第三NMOS管丽3的源极接地，第三NMOS管丽3的栅极与比较器(3)所输入的信号VCMP相连； 第三电容C3跨接与第九PNP管Q9的集电极与地之间，用于延迟脉冲积分时间，第四电容C4跨接与第八PNP管Q8的集电极与地之间，为积分器(4)提供充放电电容。
5.根据权利要求书4所述的积分器(4)，其特征在于第七PNP管Q7、第八PNP管Q8、第九PNP管Q9、第十PNP管QlO和第i^一 PNP管Qll的发射极面积之比为2 :1 :1 :1 :1。
6.根据权利要求书4所述的积分器(4)，其特征在于第十四NPN管Q14、第十五NPN管Q15和第十六PNP管Q16的发射极面积之比为3 : 2 : 2。
全文摘要
本发明公开了一种不受频率影响的动态脉冲积分电路，主要解决现有技术受频率影响的问题。该电路包括频率选择电路(1)、带通滤波器(2)、比较器(3)、积分器(4)和施密特触发器(5)；频率选择电路(1)输出频率选择信号VFS分别连接到带通滤波器(2)的第一输入端和积分器(4)的第一输入端，带通滤波器(2)的第二输入端与其所在芯片的输入信号VIN相连，该带通滤波器(2)输出滤波信号VBPF通过比较器(3)，输出比较信号VCMP，该比较信号VCMP，经过积分器(4)积分，输出积分信号VINT给施密特触发器(5)，通过施密特触发器(5)整形后，输出所述动态脉冲积分电路的输出信号VOUT。本发明使动态脉冲积分电路能够准确地对包含多种频率的输入信号进行积分。
文档编号H03K19/00GK103066984SQ20121056005
公开日2013年4月24日 申请日期2012年12月20日 优先权日2012年12月20日
发明者来新泉, 田磊, 曾爱琴, 关会丽 申请人:西安电子科技大学