专利名称：塔式键盘扫描电路结构的制作方法
技术领域：
本实用新型涉及电路结构技术领域，特别涉及扫描电路结构技术领域，具体是指一种塔式键盘扫描电路结构。
背景技术：
塔式键盘是利用输入/输出端口分时复用关系来组成，按键数目从底端往上依次减少，类似于如图I所示的塔形，因此称为塔式键盘。其优点是在相同的按键I/o端口的前提下，塔式键盘相对于矩阵键盘可以实现更多的按键。比如组成一个4X4的矩阵键盘，需要8个端口，可实现16个按键；而一个8端口的塔式键盘，可实现28个按键。塔式键盘扫描电路的端口采用双向口设计，即输出时用于按键扫描输出，输入时用于按键输入。在同一个时刻只有一个端口用作扫描输出，其他端口在该时刻用作输入。图 2为图I可实现的一组键扫描波形，其中高电平为键扫描有效电平。在等待状态下，塔式键盘的各扫描端口依次输出检测扫描波形，用于检测是否有按键输入。当检测到有按键输入时，塔式键盘根据系统指令发出键扫描波形，用于识别按键。系统根据识别的有效按键进行相应的按键响应处理。按键响应处理结束后，会再次发出检测扫描波形，用于检测按键是否释放。在按键是否释放检测过程中，如果检测到按键未释放，系统一般有两种处理方式，一种是允许按键响应，即再次进行键盘扫描识别；另一种是禁止按键响应，重复检测按键是否释放直至按键释放。如此则形成了两种按键扫描响应处理流程，分别如图3和图4所示。如图4所示为按键响应流程，即在按键是否释放检测过程中，不再进行按键响应。如果按键一直按着，则一直重复进行按键是否释放检测过程。如果是多个按键一直按着，塔式键盘则可能会出现按键输入线与情况。如图5所示，当K〈0>线上对应的7个按键同时按下，则K〈0>1〈7>通过K〈0>线线与。传统的塔式键盘扫描电路设计之一如图6所示。其中，当I/0FS使能输出时，数据Do通过输出使能控制单元驱动I/O驱动级进行输出；当I/0FS使能输入时，I/O输入级的下拉NMOS管打开，数据通过输入使能控制单元进行输入。假设图5所示的塔式键盘的I/O端口按照图6进行设计，1(〈0>飞〈7>用作输入时，每个端口的下拉NMOS管等效电阻为100K欧姆，这样线与后电阻变为100K/6=16. 67K欧姆。如果键扫描输出高电平(有效电平)为I. 5V，则单个按键端口电流为1.5/100K=15uA;而当上述7个按键同时按下时，按键端口电流为1.5/16. 67K=90uA，电流增加了 5倍，因此，现有技术的塔式键盘中存在着线与电流过大的问题。
实用新型内容本实用新型的目的是克服了上述现有技术中的缺点，提供一种能够有效解决多按键同时按下，在检测按键是否释放过程中出现的线与大电流问题，且结构简单，成本低廉，应用范围广泛的塔式键盘扫描电路结构。[0010]为了实现上述的目的，本实用新型的塔式键盘扫描电路结构如下该电路结构包括I/O控制电路模块、输出控制电路模块、输入控制电路模块和I/O端口电路模块。所述的I/o控制电路模块包括控制信号接收端，所述的控制信号接收端连接外部键盘控制系统，所述的I/o控制电路模块的信号输出端分别连接所述的输出控制电路模块、输入控制电路模块和I/o端口电路模块，所述的I/O端口电路模块包括多个端口单元，各端口单元均连接所述的I/o控制电路模块、输出控制电路模块、输入控制电路模块和塔式键盘的按键，且所述的各端口单元选择性地连接有各自的独立电位控制电阻或同时连接一个共用电位控制电阻。该塔式键盘扫描电路结构中，所述的I/o控制电路模块还包括输出控制译码逻辑电路单元、输入控制译码逻辑电路单元和输入级电阻选择逻辑电路单元，所述的输出控制译码逻辑电路单元、输入控制译码逻辑电路单元和输入级电阻选择逻辑电路单元均连接所述的控制信号接收端，所述的输出控制译码逻辑电路单元的输出端分别连接所述的输入级电阻选择逻辑电路单元的输入端和所述的输出控制电路模块，所述的输入控制译码逻辑电 路单元的输入端连接所述的输入控制电路模块，所述的输入级电阻选择逻辑电路单元的输出端连接所述的I/o端口电路模块的各端口单元。该塔式键盘扫描电路结构中，所述的I/O端口电路模块的各端口单元均包括驱动级电路子单元和输入级电路子单元，所述的输出控制电路模块包括与端口单元数量相等的输出控制单元，一个所述的输出控制单元连接与其对应的一个驱动级电路子单元，所述的输入控制电路模块包括与端口单元数量相等的输入控制单元，一个所述的输入控制单元连接一个与其对应的输入级电路子单元，所述的输入级电阻选择逻辑电路单元的输出端连接所述的各端口单元的输入级电路子单元。该塔式键盘扫描电路结构中，在所述的各输入级电路子单元中，所述的各独立电位控制电阻均通过第一开关连接该输入级电路子单元，所述的共用电位控制电阻通过均各输入级电路子单元中的第二开关连接该输入级电路子单元，所述的各输入级的第一开关和第二开关均连接于所述的输入级电阻选择逻辑电路单元的输出端。该塔式键盘扫描电路结构中，所述的各个输入级电路子单元的独立电位控制电阻均为PMOS晶体管，所述的各个驱动级电路子单元均为NMOS晶体管。采用了该实用新型的塔式键盘扫描电路结构，由于其包括I/O控制电路模块、输出控制电路模块、输入控制电路模块和I/o端口电路模块。所述的I/O控制电路模块的信号输出端分别连接所述的输出控制电路模块、输入控制电路模块和I/o端口电路模块，所述的I/o端口电路模块包括多个端口单元，且所述的各端口单元选择性地连接有各自的独立电位控制电阻或同时连接一个共用电位控制电阻，使得I/O控制电路模块可以控制各端口单元选择连接有各自的独立电位控制电阻或同时连接一个共用电位控制电阻。当系统进行按键释放判断时，选择将各端口单元连接到所述的共用电位控制电阻，从而能够有效解决多按键同时按下的情况下，在检测按键是否释放过程中出现的线与大电流问题，且本实用新型的塔式键盘扫描电路结构简单，成本低廉，应用范围广泛。
图I为现有技术中的8个I/O端口的塔式键盘矩阵示意图。[0018]图2为图I中的8个I/O端口的塔式键盘一个周期的键扫描波形图。图3为现有技术的塔式键盘中按键未释放情况下允许按键连续输入的按键响应流程图。图4为现有技术的塔式键盘中按键未释放情况下不允许按键连续输入的按键响应流程图。图5为现有技术中的塔式键盘在多个按键同时按下的情况的示意图。图6为现有技术中的塔式键盘I/O结构示意图。图7为本实用新型的塔式键盘扫描电路结构的电路结构图。图8为现有技术中的塔式键盘结构示意图。 图9为图8中的塔式键盘简化后的结构示意图。图10为本实用新型的塔式键盘扫描电路结构的输出控制译码逻辑结构示意图。图11为本实用新型的塔式键盘扫描电路结构的输入控制译码逻辑结构示意图。图12为本实用新型的塔式键盘扫描电路结构在按键扫描时输出控制、输入控制及I/O时序图。图13为本实用新型的塔式键盘扫描电路结构的一种应用方式的结构示意图。图14为本实用新型的塔式键盘扫描电路结构的输入级上下拉电阻选择控制逻辑示意图。图15为本实用新型的塔式键盘扫描电路结构的另一种应用方式的结构示意图。
具体实施方式
为了能够更清楚地理解本实用新型的技术内容，特举以下实施例详细说明。请参阅图7所示，为塔式键盘扫描电路结构的结构示意图。在一种实施方式中，该塔式键盘扫描电路结构包括I/O控制电路模块、输出控制电路模块、输入控制电路模块和I/o端口电路模块。所述的I/O控制电路模块包括控制信号接收端，所述的控制信号接收端连接外部键盘控制系统。所述的I/o控制电路模块还包括输出控制译码逻辑电路单元、输入控制译码逻辑电路单元和输入级电阻选择逻辑电路单元，所述的输出控制译码逻辑电路单元、输入控制译码逻辑电路单元和输入级电阻选择逻辑电路单元均连接所述的控制信号接收端，所述的输出控制译码逻辑电路单元的输出端分别连接所述的输入级电阻选择逻辑电路单元的输入端和所述的输出控制电路模块，所述的输入控制译码逻辑电路单元的输入端连接所述的输入控制电路模块。所述的I/O端口电路模块包括多个端口单元，各端口单元均连接所述的I/o控制电路模块、输出控制电路模块、输入控制电路模块和塔式键盘的按键。所述的I/o控制电路模块的输入级电阻选择逻辑电路单元的输出端连接所述的I/o端口电路模块的各端口单元，且控制所述的各端口单元选择性地连接其各自的独立电位控制电阻或同时连接一个共用电位控制电阻。在一种较优选的实施方式中，所述的I/O端口电路模块的各端口单元均包括驱动级电路子单元和输入级电路子单元，所述的输出控制电路模块包括与端口单元数量相等的输出控制单元，一个所述的输出控制单元连接与其对应的一个驱动级电路子单元，所述的输入控制电路模块包括与端口单元数量相等的输入控制单元，一个所述的输入控制单元连接一个与其对应的输入级电路子单元，所述的输入级电阻选择逻辑电路单元的输出端连接所述的各端口单元的输入级电路子单元。在一种进一步优选的实施方式中，在所述的各输入级电路子单元中，所述的各独立电位控制电阻均通过第一开关连接该输入级电路子单元，所述的共用电位控制电阻通过均各输入级电路子单元中的第二开关连接该输入级电路子单元，所述的各输入级的第一开关和第二开关均连接于所述的输入级电阻选择逻辑电路单元的输出端。在一种更优选的实施方式中，所述的各个输入级电路子单元的独立电位控制电阻均为PMOS晶体管，所述的各个驱动级电路子单元均为NMOS晶体管。在实际应用中，本实用新型的塔式键盘扫描电路包括1/0控制模块、输出控制模块、输入控制模块、I/O端口。其中I/O控制模块，接收系统发出的扫描使能信号Scan_En、扫描数据Scan_Data和上下拉电阻选择信号Res_Sel,产生输出控制信号0FS,通过输出控制模块驱动I/O输出级产生键扫描波形；和产生键输入控制信号IFS，通过输入控制模块使能I/O输入级数据输入到内部总线Din上；以及产生I/O输入级上下拉电阻选择信号Res_S^)和Rs，分别控制各I/0输入级是使用各自独立的上下拉电阻还是共用一个上下拉电阻。输出控制模块，接收I/O控制模块发出的输出控制信号0FS，产生驱动I/O输出级的键扫描信号Sout。当OFS选择某个端口用做键扫描输出时，Sout驱动该端口的输出级输出有效键扫描电平。输入控制模块，接收I/O控制模块发出的输入控制信号IFS和I/O端口送入的键扫描数据Kin。当IFS选择某个端口用作输入时，该端口接收到的键扫描数据通过Din总线进行输入。I/O端口，用于连接输出控制电路、输入控制电路与外部塔式键盘的接口，包括输出级和输入级。输出级接收扫描驱动信号Sout，驱动相应端口输出有效键扫描电平。而输入级接收上下拉电阻选择信号ReS_Sep和Rs，控制输入端口是使用各自独立的上下拉电阻还是共用一个上下拉电阻，和接收塔式键盘输入的按键信号，送给输入控制模块。具体而言，如图7所示，I/O控制寄存器I接收系统发出的键扫描使能信号Scan_En、键扫描数据Scan_Data以及上下拉电阻选择信号Res_Sel，产生输出控制信号0FS〈N-1:0>、输入控制信号IFS〈N-1:0>和I/O输入级上下拉电阻选择信号Res_S印、Rs〈N-l :0>。输出控制模块2接收I/O控制器I发出的输出控制信号0FS〈N-1:0>，产生驱动I/O输出级的键扫描信号Sout〈N-l:0>。输入控制模块3接收I/O控制器I发出的输入控制信号I/0FS〈N-1:0>和I/O端口输入的键值数据Kin〈N-l:0>，根据IFS选择信号将键值数据Kin〈N-l:0>从总线Din〈N-l:0>进行输出。I/O端口 4包括输出级和输入级，其输出级接收输出控制模块发出的键扫描信号Sout〈N-l:0>，从I/O端口 K〈N-1:0>输出扫描波形；其输入级接收I/O控制模块I发出的电阻选择信号Res_S^)和Rs〈N-l:0>，选择输入级是选择各自独立的上下拉电阻还是共用一个上下拉电阻；其输入级接收键盘发送到I/O端口 K〈N-1:0〉的按键信号，产生键值信号Kin〈N-l:0>送给输入控制模块3。图8为一种传统的塔式键盘扫描电路不意图。由于其键扫描输出有效电平为高电平，只需输出高电平，可以去除I/O驱动级低电平输出相关逻辑。同时又由于其I/O端口是分时复用输出或输入，当其用作键扫描输出时，输出级PMOS管打开，输入级下拉NMOS管关闭；当其用作输入时，输出级PMOS管关闭，输入级下拉NMOS管打开。因此输出级的PMOS管和输入级的NMOS管可用一个信号来控制，得到简化的塔式键盘框图，如图9所示。以图9为例，进行传统塔式键盘工作原理描述。I/O控制模块主要包括输出控制译码逻辑和输入控制译码逻辑两块。其中输出控制译码逻辑接收扫描数据Scan_Data和扫描使能信号Scan_En,产生驱动输出控制模块的扫描输出信号0FS〈N_1:0> ;输入控制译码逻辑接收扫描数据Scan_Data和扫描使能信号Scan_En，产生控制I/O端口输入级下拉和控制输入级输入控制信号IFS〈N-1:0>。输出控制译码逻辑一般采用n至2n译码器进行输出译码，然后再由Scan_EN使能信号控制输出，即30&1^^&为数为11，可以产生#211个输出控制信号0 5〈^1:0>。输出控制译码逻辑结构框图如图10所示。输入控制译码逻辑和输出控制译码逻辑一样，采用n至2n译码器进行输入使能译码，然后再由Scan_En使能信号控制产生输入控制信号IFS〈N_1:0>。输入控制译码逻辑结构框图如图11所示。在塔式键盘中，键扫描输出控制和按键输入控制这两者的时序需要配合起来，才能实现塔式键盘的功能，如图12所示。图12中，Scan_En为键扫描使能信号，有效时，其5(^11_0&七&通过逻辑译码产生键扫描输出信号0 5〈^1:0>，以及键输入控制信号IFS〈N-1:0>。其中0FS〈N-1:0>信号为低时，通过输出控制模块驱动I/O输出有效的键扫描信号(高电平)，I/O处于输出状态；当0FS〈N-1:0>为高时，通过输出控制模块使能I/O端口下拉，I/O处于输入状态。IFS〈N-1: 0>信号为高时，允许I/O输入信号通过输入控制模块输入到内部总线Din〈N-l: 0>上；IFS〈N-1: 0>信号为低时，禁止I/O输入信号通过输入控制模块输入到内部总线Din〈N-l:0>上。从图12中，不难看出，在一个键扫描周期内，第一端口(1/0〈0>)输出的键扫描波形用于检测第二(1/0〈1>)至第N(I/0〈N-1>)端口有无按键输入；第二端口(1/0〈1>)输出的键扫描波形用于检测第三(1/0〈2>)至第N(I/0〈N-1>)端口有无按键输入；……第N-2(I/0<N-3 端口输出的键扫描波形用于检测第N-l(I/0〈N-2>)至第N(I/0〈N-1>)端口有无按键输入；第N-I (I/0〈N-2>)端口用于检测第N(I/0〈N-1>)端口有无按键输入。即在塔式键盘中，第一端口可以实现N-I个按键；第二端口可以实现N-2个按键；……第N-3端口可以实现2个按键；第N-2端口可以实现I个按键。第一端口只用作扫描输出用，不能用作按键输入，因此IFS〈0>在键扫描周期内一直无效按键输入。本实用新型塔式键盘和传统塔式键盘的不同之处主要在于I/O输入级上下拉电阻以及其控制上；对键扫描输出高电平为有效电平还是低电平为有效电平，分别进行该实用新型实施例阐述。(一)键扫描输出高电平为有效电平实用新型实施例。该实用新型结构框图如图13所示，和前述键扫描电平为高电平传统实施例不同之处在于(1) I/o控制模块增加了输入级电阻选择控制逻辑，用于控制I/O输入级是选择端口各自独立的下拉电阻还是共用的下拉电阻；(2) I/O输入级增加了两个开关，受控于输入级电阻选择控制逻辑，这两个开关分别用于选通端口各自独立的下拉电阻或共同的下拉电阻；(3)增加了一个共用的下拉电阻。相同之处工作原理不再阐述，针对上述的三个不同之处分别描述。I、输入级电阻选择控制逻辑，接受系统发出的Res_Sel控制信号和输出译码控制逻辑产生的0FS〈N-1:0>信号。由Res_Sel信号直接产生Res_S^)控制信号，用于控制各I/O输入级是否选择各自独立的下拉电阻；而0FS〈N-1: O〉信号经过Res_S^)控制信号使能后，产生Rs〈N-l: O〉控制信号，用于控制I/O输入级是否选择共用的下拉电阻。其逻辑结构框图如图14所示。当系统进行按键识别判断时，Res_Sel信号选择端口各自独立的下拉电阻，通过缓冲逻辑产生有效的Res_S印信号选通图13中的J0、…、J(N-I)开关；当系统进行按键是否释放判断时，Res_Sep信号不再选通图13中的J0、…、J(N-I)开关，而是由Rs〈N-l:0>来分别控制K0、…、K (N-I)开关，使得处于输入状态的I/O 口通过这些开关和共用下拉电阻相连。2、I/O 输入级，增加了两个开关 Ji (i=0，1，…，N-IWPKi (i=0，1，…，N-1 )，分别受控于Res_S^)信号和Rs〈i> (i=0，1，"'N-I)信号。当Res_S印有效时，J(i)导通，K(i)断开，输入级选择端口独立的下拉电阻；当Rs〈i>有效时，K(i)导通，输入级选择共用的下拉电阻。3、共用的下拉电阻，当系统进行按键释放判断时，所有处于输入状态的I/O 口通 过该电阻和地相连。该电阻值的选取会直接影响按键释放判断过程中按键端口的电流。以图5为例，假设图5中的塔式键盘扫描电路是采用本实用新型电路，共用的下拉电阻为100K，键扫描输出高电平为1.5V。当上述7个按键同时按下时，由于是选择共用的电阻，因此在按键释放判断过程中端口电流为1. 5V/100Kohm=15uA，是传统塔式键盘的1/6。(二)键扫描输出低电平为有效电平实施例。该实用新型结构框图如图15所示，和键扫描输出高电平为有效电平实施例不同之处在于(1)1/0输出级采用NMOS管驱动输出；(2) I/O输入级采用PMOS管做下拉电阻。其他各个模块功能原理和前述实用新型实施例一样。本实用新型的塔式键盘扫描电路结构的技术方案中，其中所包括的各个功能模块和模块单元均能够对应于集成电路结构中的具体硬件电路，因此这些模块和单元仅利用硬件电路结构就可以实现，不需要辅助以特定的控制软件即可以自动实现相应功能。采用了该实用新型的塔式键盘扫描电路结构，由于其包括I/O控制电路模块、输出控制电路模块、输入控制电路模块和I/o端口电路模块。所述的I/O控制电路模块的信号输出端分别连接所述的输出控制电路模块、输入控制电路模块和I/o端口电路模块，所述的I/o端口电路模块包括多个端口单元，且所述的各端口单元选择性地连接有各自的独立电位控制电阻或同时连接一个共用电位控制电阻，使得I/O控制电路模块可以控制各端口单元选择连接有各自的独立电位控制电阻或同时连接一个共用电位控制电阻。当系统进行按键释放判断时，选择将各端口单元连接到所述的共用电位控制电阻，从而能够有效解决多按键同时按下的情况下，在检测按键是否释放过程中出现的线与大电流问题，且本实用新型的塔式键盘扫描电路结构简单，成本低廉，应用范围广泛。在此说明书中，本实用新型已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本实用新型的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
权利要求1.一种塔式键盘扫描电路结构，其特征在于，所述的电路结构包括I/o控制电路模块、输出控制电路模块、输入控制电路模块和I/o端口电路模块，所述的I/O控制电路模块包括控制信号接收端，所述的控制信号接收端连接外部键盘控制系统，所述的I/o控制电路模块的信号输出端分别连接所述的输出控制电路模块、输入控制电路模块和I/O端口电路模块，所述的I/o端口电路模块包括多个端口单元，各端口单元均连接所述的I/o控制电路模块、输出控制电路模块、输入控制电路模块和塔式键盘的按键，且所述的各端口单元选择性地连接有各自的独立电位控制电阻或同时连接一个共用电位控制电阻。
2.根据权利要求I所述的塔式键盘扫描电路结构，其特征在于，所述的I/O控制电路模块还包括输出控制译码逻辑电路单元、输入控制译码逻辑电路单元和输入级电阻选择逻辑电路单元，所述的输出控制译码逻辑电路单元、输入控制译码逻辑电路单元和输入级电阻选择逻辑电路单元均连接所述的控制信号接收端，所述的输出控制译码逻辑电路单元的输出端分别连接所述的输入级电阻选择逻辑电路单元的输入端和所述的输出控制电路模块，所述的输入控制译码逻辑电路单元的输入端连接所述的输入控制电路模块，所述的输入级电阻选择逻辑电路单元的输出端连接所述的I/O端口电路模块的各端口单元。
3.根据权利要求2所述的塔式键盘扫描电路结构，其特征在于，所述的I/O端口电路模块的各端口单元均包括驱动级电路子单元和输入级电路子单元，所述的输出控制电路模块包括与端口单元数量相等的输出控制单元，一个所述的输出控制单元连接与其对应的一个驱动级电路子单元，所述的输入控制电路模块包括与端口单元数量相等的输入控制单元，一个所述的输入控制单元连接一个与其对应的输入级电路子单元，所述的输入级电阻选择逻辑电路单元的输出端连接所述的各端口单元的输入级电路子单元。
4.根据权利要求3所述的塔式键盘扫描电路结构，其特征在于，在所述的各输入级电路子单元中，所述的各独立电位控制电阻均通过第一开关连接该输入级电路子单元，所述的共用电位控制电阻通过均各输入级电路子单元中的第二开关连接该输入级电路子单元，所述的各输入级的第一开关和第二开关均连接于所述的输入级电阻选择逻辑电路单元的输出端。
5.根据权利要求4所述的塔式键盘扫描电路结构，其特征在于，所述的各个输入级电路子单元的独立电位控制电阻均为PMOS晶体管，所述的各个驱动级电路子单元均为NMOS晶体管。
专利摘要本实用新型涉及一种塔式键盘扫描电路结构，其包括I/O控制电路模块、输出控制电路模块、输入控制电路模块和I/O端口电路模块。所述的I/O端口电路模块包括多个端口单元，各端口单元选择性地连接有各自的独立电位控制电阻或同时连接一个共用电位控制电阻，采用该种结构的塔式键盘扫描电路结构，其I/O控制电路模块可以控制各端口单元选择连接各自的独立电位控制电阻或同时连接共用电位控制电阻。从而在系统进行按键释放判断时，选择将连接到共用电位控制电阻，以此有效解决多按键同时按下的情况下，在检测按键是否释放过程中出现的线与大电流问题，且本实用新型的塔式键盘扫描电路结构简单，成本低廉，应用范围也较为广泛。
文档编号H03M11/20GK202602621SQ20122026925
公开日2012年12月12日 申请日期2012年6月7日 优先权日2012年6月7日
发明者陈长华, 薛中, 赵海, 赵健, 杨桂萍, 刘晓伟, 王笑天 申请人:无锡华润矽科微电子有限公司