专利名称：可自动调整输出电阻的运算放大装置的制作方法
技术领域：
本发明涉及运算放大器的技术领域，尤指一种可自动调整输出电阻的运算放大装置。
背景技术：
运算放大器的输出端常使用频率补偿(Frequency Compensation)来使闭环回路增益(closed-loop gain)稳定，即在运算放大器的输出端加上一补偿电阻Rf来增加相位安全裕量(Phase Margin, PM)。
图1为现有的一种运算放大器使用补偿电阻的示意图。由图1可推导其闭环回路电压增益(Voltage Gain)的传递函数(transfer function)如下
I
权利要求
1.一种可自动调整输出电阻的运算放大装置，其特征在于，包含一运算放大器，其输出端连接至其反相输入端，其非反相输入端用于接收一输入信号;一第一信号路径，具有一第一第一端和一第一第二端，所述第一第一端连接至所述运算放大器的输出端，所述第一第二端连接一第一输出端；一第二信号路径，具有一第二第一端和一第二第二端，所述第二第一端连接至所述运算放大器的输出端，所述第二第二端连接所述第一输出端；以及一第三信号路径，具有一第一第三端和一第二第三端，所述第一第三端连接至所述运算放大器的输出端，所述第二第三端连接所述第一输出端；一控制电路，连接至所述运算放大器的非反相输入端、第二信号路径、第三信号路径和第一输出端，依据所述运算放大器的输出端的电压和第一输出端的电压，以分别控制所述第二信号路径和第三信号路径的开启和关闭；其中，所述第一信号路径为常开状态，所述第二信号路径和第三信号路径为常闭状态， 所述第一信号路径具有高阻抗，所述第二信号路径和第三信号路径分别具有低阻抗，以使所述运算放大器的输出端可快速反应，且所述运算放大器的输出信号无过冲与下冲现象。
2.如权利要求1所述的可自动调整输出电阻的运算放大装置，其特征在于，当所述输入信号为上升沿时，所述第二信号路径开启，以使所述运算放大器的输出端与所述第一输出端之间具有所述低阻抗。
3.如权利要求2所述的可自动调整输出电阻的运算放大装置，其特征在于，当所述输入信号为下降沿时，所述第三信号路径开启，以使所述运算放大器的输出端与所述第一输出端之间具有所述低阻抗。
4.如权利要求1所述的可自动调整输出电阻的运算放大装置，其特征在于，所述第二信号路径由一第一 PMOS晶体管组成,所述第三信号路径系由一第一 NMOS晶体管组成。
5.如权利要求1所述的可自动调整输出电阻的运算放大装置，其特征在于，所述控制电路由一第二 NMOS晶体管、一第二 PMOS晶体管、一第三NMOS晶体管、一第三PMOS晶体管、 一第一电流源、一第二电流源、一第三电流源、一第四电流源、一第一反向器和一第二反向器组成。
6.如权利要求5所述的可自动调整输出电阻的运算放大装置，其特征在于，所述第二 NMOS晶体管的栅极连接至所述运算放大器的非反相输入端，所述第二 NMOS晶体管的源极连接至所述第一输出端，所述第一电流源的一端连接至一高电位，所述第一电流源的另一端连接至所述第二 NMOS晶体管的漏极和所述第三PMOS晶体管的栅极，所述第三PMOS晶体管的源极连接至所述高电位，所述第三电流源的一端连接至所述第三PMOS晶体管的漏极， 所述第三电流源的另一端连接至一低电位，所述第一反向器的输入端连接至所述第三PMOS 晶体管的漏极，所述第一反向器的输出端连接至所述第一 PMOS晶体管的栅极，并输出一第一控制信号。
7.如权利要求5所述的可自动调整输出电阻的运算放大装置，其特征在于，所述第二 PMOS晶体管的栅极连接至所述运算放大器的非反相输入端，所述第二 PMOS晶体管的源极连接至所述第一输出端，所述第二电流源的第一端连接至所述低电位，所述第二电流源的第二端连接至所述第二 PMOS晶体管的漏极和所述第三匪OS晶体管的栅极，所述第三NMOS晶体管的源极连接至所述低电位，所述第四电流源的第一端连接至所述第三NMOS晶体管的漏极，所述第四电流源的第二端连接至所述高电位，所述第二反向器的输入端连接至所述第三NMOS晶体管的漏极，所述第二反向器的输出端连接至所述第一 NMOS晶体管的栅极， 并输出一第二控制信号。
8.如权利要求7所述的可自动调整输出电阻的运算放大装置，其特征在于，当所述输入信号为上升沿时，所述第二 NMOS晶体管开启，进而所述第二 NMOS晶体管的漏极的电压被下拉，使得所述第三PMOS晶体管开启，进而所述第三PMOS晶体管的漏极的电压被上拉，使得所述第一控制信号的电压为所述低电位，以开启所述第一 PMOS晶体管，进而使所述第二信号路径开启。
9.如权利要求8所述的可自动调整输出电阻的运算放大装置，其特征在于，当所述输入信号为稳态时，所述第二NMOS晶体管关闭，进而所述第二NMOS晶体管的漏极的电压被上拉，使所述第三PMOS晶体管关闭，进而所述第三PMOS晶体管的漏极的电压被下拉，使得所述第一控制信号的电压为所述高电位，以关闭所述第一 PMOS晶体管，进而使所述第二信号路径关闭。
10.如权利要求7所述的可自动调整输出电阻的运算放大装置，其特征在于，当所述输入信号为下降沿时，所述第二 PMOS晶体管开启，进而所述第二 PMOS晶体管的漏极的电压被上拉，使得该第三NMOS晶体管为开启，该第三NMOS晶体管之漏极的电压被下拉，使得该第二控制信号之电压为该高电位，用以开启该第一 NMOS晶体管，进而使得该第三信号路径开启O
11.如权利要求7所述的可自动调整输出电阻的运算放大装置，其特征在于，当所述输入信号为稳态时，所述第二 PMOS晶体管为关闭，进而所述第二PMOS晶体管的漏极的电压被下拉，使所述第三NMOS晶体管关闭，进而所述第三NMOS晶体管的漏极的电压被上拉，使得所述第二控制信号之电压为所述低电位，以关闭所述第一匪OS晶体管，进而使所述第三信号路径关闭。
12.如权利要求1所述的可自动调整输出电阻的运算放大装置，其特征在于，所述第一信号路径由一第四PMOS晶体管和一第四NMOS晶体管所组成，所述第四PMOS晶体管的栅极连接至一低电位，所述第四NMOS晶体管的栅极连接至一高电位，以使所述第一信号路径为常开状态。
13.如权利要求1所述的可自动调整输出电阻的运算放大装置，其特征在于，所述第一信号路径由一电阻组成。
14.一种可自动调整输出电阻的运算放大装置，其特征在于，包含一运算放大器，其输出端连接至其反相输入端，其非反相输入端接收一输入信号；第I信号路径至第2N信号路径，该些信号路径分别具有不同的阻抗，该些信号路径的一第一端分别连接至所述运算放大器的输出端，该些信号路径的一第二端分别连接一第一输出端；以及一控制电路，连接至所述运算放大器的非反相输入端、所述第I信号路径至第2N信号路径和所述第一输出端依据所述运算放大器的输出端电压和第一输出端电压，以分别控制所述第I信号路径至第2N信号路径的开启或关闭。
15.如权利要求14所述的可自动调整输出电阻的运算放大装置，其特征在于，第I信号路径至第N信号路径由PMOS晶体管组成，第N+1信号路径至第2N信号路径由NMOS晶体管组成。
16.如权利要求15所述的可自动调整输出电阻的运算放大装置，其特征在于，当所述输入信号为上升沿时，所述控制电路依序地开启所述第I信号路径至第N信号路径，以使所述运算放大器的输出端与所述第一输出端之间具有低阻抗。
17.如权利要求15所述的可自动调整输出电阻的运算放大装置，其特征在于，当所述输入信号为下降沿时，所述控制电路依序地开启所述第N+1信号路径至第2N信号路径，以使所述运算放大器的输出端与所述第一输出端之间具有低阻抗。
18.如权利要求15所述的可自动调整输出电阻的运算放大装置，其特征在于，所述第I 信号路径和第N+1信号路径系为常开状态，其它信号路径为常闭状态。
全文摘要
本发明公开了一种可自动调整输出电阻的运算放大装置，其包含一运算放大器、一第一信号路径、一第二信号路径、及一第三信号路径。运算放大器的输出端连接至其反相输入端，其非反相输入端用于接收一输入信号。第一信号路径具有高阻抗，第一信号路径的一端连接至输出端，另一端连接一第一输出端。第二信号路径和第三信号路径具有低阻抗，第二信号路径及第三信号路径的一端分别连接至该输出端，以及第二信号路径及第三信号路径的另一端皆分别连接该第一输出端。其中，该第一信号路径为常开状态。当输入信号为稳态时，第二信号路径和第三信号路径关闭，当输入信号为瞬时时，第二信号路径和第三信号路径的其中之一开启。
文档编号H03F1/56GK103023443SQ201310009549
公开日2013年4月3日 申请日期2013年1月10日 优先权日2013年1月10日
发明者郑彦诚, 黄健群 申请人:旭曜科技股份有限公司