晶体振荡器驱动放大器电路及相应的晶体振荡器电路的制作方法
【专利摘要】本发明涉及一种晶体振荡器驱动放大器电路，其中MOS管（201）的栅极与放大器电路输入端（OSCI）连接，MOS管（201）的漏极与放大器电路输出端（OSCO）连接，MOS管（201）的源极和衬底接地，反馈电阻模块（100）跨接于MOS管（201）的栅极和漏极间，MOS管（201）的漏极通过电流源（260）与电源（VDD）连接。采用该种晶体振荡器驱动放大器电路及相应的晶体振荡器电路结构，工作电压范围宽，延长了电池供电产品的电池使用寿命，采用更低的供电电源电压，降低了电路系统的功耗；电源电压高的时候可以避免振荡器谐振在电路外接谐振器的高次谐振频率上，增强电路系统的可靠性，结构简单实用，适用范围较为广泛。
【专利说明】晶体振荡器驱动放大器电路及相应的晶体振荡器电路
【技术领域】
[0001]本发明涉及半导体集成电路领域，特别涉及晶体振荡器电路【技术领域】，具体是指一种晶体振荡器驱动放大器电路及相应的晶体振荡器电路。
【背景技术】
[0002]现有的CMOS集成电路中晶体振荡器或陶瓷谐振器驱动电路多采用CMOS结构设计，采用反相器、或非门或者与非门等CMOS互补电路结构作为晶体振荡器的放大结构，具体请参阅图1a?Id所示。其中，大多采用CMOS放大结构来驱动晶体或陶瓷谐振器，这种CMOS放大结构的特征是振荡输入端口同时和CMOS放大结构中的PMOS管和NMOS管栅极相连,这种结构导致电路的最低工作电源电压不能低于PMOS和NMOS的开启电压之和，当电源电压低于PMOS管和NMOS管的开启电压之和，振荡器停振，电路停止工作。
[0003]这样的电路结构的明显缺点是起振电压和停振电压明显偏高，而当电源电压高的时候又会由于驱动能力过强导致发生自激，振荡器电路的振荡频率是外接晶体谐振频率的整数倍。比如在典型0.5μπι CMOS工艺平台上电路的起振工作电压为1.8V左右，使电路不能工作在更低的电压；而当电源电压超过3.5V后谐振频率为455kHz的外接陶瓷谐振器可能会发生自激电路的振荡频率变为5.1MHz，导致电路功能错乱。
[0004]现有CMOS放大电路结构直流工作点随电源电压升高而线性升高，CMOS互补振荡器的最低工作电压约为NMOS管和PMOS管的阈值电压之和，即VTHP + VTHN，典型的PMOS管阈值电压为0.7V?0.9V，典型的NMOS管的阈值电压为0.6V?0.8V，从而CMOS结构的放大器最低工作电压约为1.3V?1.7V。作为一个公知知识，MOS管的饱和电流为
/ =Vgs-Vth)2，结构的放大电路中的驱动电流和MOS管的过驱动电压(Vgs —
丄1-J
Vth)的平方成正比，随着电源电压升高，驱动电流迅速增大，极易驱动外接的谐振器工作在高次谐振频率上，导致电路功能错乱。
【发明内容】
[0005]本发明的目的是克服了上述现有技术中的缺点，提供一种能够明显拓宽CMOS集成电路的工作电压范围、可以延长电池的使用寿命、避免高压工作时振荡器发生谐振导致电路功能错乱、结构简单实用、工作性能稳定可靠、适用范围较为广泛的晶体振荡器驱动放大器电路及相应的晶体振荡器电路结构。
[0006]为了实现上述的目的，本发明的晶体振荡器驱动放大器电路及相应的晶体振荡器电路结构如下:
[0007]该晶体振荡器驱动放大器电路，其中，所述的放大器电路包括MOS管、反馈电阻模块和电流源，所述的MOS管的栅极与该放大器电路的输入端相连接，该MOS管的漏极与该放大器电路的输出端相连接，该MOS管的源极和衬底均接地，所述的反馈电阻模块跨接于所述的MOS管的栅极和漏极之间，且该MOS管的漏极通过所述的电流源与电源VDD相连接。
[0008]在本发明一实施例中，该晶体振荡器驱动放大器电路中的反馈电阻模块包括第一P沟道MOS管和第一 N沟道MOS管。
[0009]在本发明一实施例中，所述的第一 P沟道MOS管的栅极接地，该第一 P沟道MOS管的源极与所述的放大器电路的输入端相连接，且该第一 P沟道MOS管的漏极与所述的放大器电路的输出端相连接，所述的第一 P沟道MOS管的衬底与电源VDD相连接。
[0010]在本发明一实施例中，所述的第一 N沟道MOS管的栅极与电源VDD相连接，该第一N沟道MOS管的源极与所述的放大器电路的输入端相连接，且该第一 N沟道MOS管的漏极与所述的放大器电路的输出端相连接，所述的第一 N沟道MOS管的衬底接地。
[0011]在本发明一实施例中，该晶体振荡器驱动放大器电路中的电流源包括第二 P沟道MOS管、第三P沟道MOS管、第四P沟道MOS管、第二 N沟道MOS管、第三N沟道MOS管和电阻，所述的第二 P沟道MOS管的源极和衬底均与所述的电源VDD相连接，该第二 P沟道MOS管的栅极与漏极均与所述的第二 N沟道MOS管的漏极相连接，且该第二 P沟道MOS管的栅极分别与所述的第三P沟道MOS管的栅极、第四P沟道MOS管的栅极均相连接；所述的第三P沟道MOS管的源极和衬底均与所述的电源VDD相连接，该第三P沟道MOS管的漏极分别与所述的第三N沟道MOS管的漏极和栅极均相连接；所述的第四P沟道MOS管的源极和衬底均与所述的电源VDD相连接，该第四P沟道MOS管的漏极与所述的MOS管的漏极相连接；所述的第二 N沟道MOS管的衬底接地，该第二 N沟道MOS管的源极通过所述的电阻接地，该第二 N沟道MOS管的栅极与所述的第三N沟道MOS管的栅极相连接；所述的第三N沟道MOS管的源极和衬底均接地。
[0012]在本发明另一实施例中，该具有上述的放大器电路的晶体振荡器电路，其中，所述的电路中还包括选频谐振电路，所述的选频谐振电路跨接于所述的放大器电路的输入端与输出端之间。
[0013]在本发明另一实施例中，该晶体振荡器电路结构中的选频谐振电路包括谐振器、第一电容和第二电容，所述的谐振器跨接于所述的放大器电路的输入端与输出端之间，且该放大器电路的输入端通过所述的第一电容接地，该放大器电路的输出端通过所述的第二电容接地。
[0014]在本发明另一实施例中，该晶体振荡器电路结构中的谐振器可以为晶体谐振器或陶瓷谐振器。
[0015]采用了该发明的晶体振荡器驱动放大器电路及相应的晶体振荡器电路，由于其中振荡器中的放大电路采用单管放大的形式，放大电路的直流偏置点电平降为约为一个NMOS管的阈值电压VTHN，理论上电流源的饱和压降只需0.2V，电路的最低工作电压仅为VTHN +
0.2V，从而最低工作电压约为0.8V?1.0V，显著降低了最低工作电压；当电源电压变高时，其中单管放大电路的负载电流维持不变，直流工作点不随电源电压的升高而升高，因此具有较现有CMOS结构放大电路工作电压范围宽的特点，延长了电池供电产品的电池使用寿命，采用更低的供电电源电压，降低了电路系统的功耗；电源电压高的时候可以避免振荡器谐振在电路外接谐振器的高次谐振频率上，增强电路系统的可靠性，结构简单实用，适用范围较为广泛。
【专利附图】
【附图说明】
[0016]图la、lb、lc和Id分别为现有技术中的采用反相器、或非门、与非门和三态反相器的CMOS放大电路原理图。
[0017]图2为本发明的晶体振荡器驱动放大器电路原理图。
[0018]图3为图2的【具体实施方式】的电路原理图。
[0019]图4为本发明的晶体振荡器电路结构原理图。
【具体实施方式】
[0020]为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
[0021]请参阅图2和图3所示,该晶体振荡器驱动放大器电路,其中包括MOS管201、反馈电阻模块100和电流源260，所述的MOS管201的栅极与该放大器电路的输入端OSCI相连接，该MOS管201的漏极与该放大器电路的输出端OSCO相连接，该MOS管201的源极和衬底均接地，所述的反馈电阻模块100跨接于所述的MOS管201的栅极和漏极之间，且该MOS管201的漏极通过所述的电流源260与电源VDD相连接。
[0022]其中，所述的反馈电阻模块100包括第一 P沟道MOS管101和第一 N沟道MOS管102，所述的第一 P沟道MOS管101的栅极接地，该第一 P沟道MOS管101的源极与所述的放大器电路的输入端OSCI相连接，且该第一 P沟道MOS管101的漏极与所述的放大器电路的输出端OSCO相连接，所述的第一 P沟道MOS管101的衬底与电源VDD相连接；所述的第一 N沟道MOS管102的栅极与电源VDD相连接，该第一 N沟道MOS管102的源极与所述的放大器电路的输入端OSCI相连接，且该第一 N沟道MOS管102的漏极与所述的放大器电路的输出端OSCO相连接，所述的第一 N沟道MOS管102的衬底接地。
[0023]同时，所述的电流源260包括第二 P沟道MOS管261、第三P沟道MOS管262、第四P沟道MOS管263、第二 N沟道MOS管264、第三N沟道MOS管265和电阻266，所述的第二 P沟道MOS管261的源极和衬底均与所述的电源VDD相连接，该第二 P沟道MOS管261的栅极与漏极均与所述的第二 N沟道MOS管264的漏极相连接，且该第二 P沟道MOS管261的栅极分别与所述的第三P沟道MOS管262的栅极、第四P沟道MOS管263的栅极均相连接；所述的第三P沟道MOS管262的源极和衬底均与所述的电源VDD相连接，该第三P沟道MOS管262的漏极分别与所述的第三N沟道MOS管265的漏极和栅极均相连接；所述的第四P沟道MOS管263的源极和衬底均与所述的电源VDD相连接，该第四P沟道MOS管263的漏极与所述的MOS管201的漏极相连接；所述的第二 N沟道MOS管264的衬底接地，该第二 N沟道MOS管264的源极通过所述的电阻266接地，该第二 N沟道MOS管264的栅极与所述的第三N沟道MOS管265的栅极相连接；所述的第三N沟道MOS管265的源极和衬底均接地。
[0024]再请参阅图4所示，该具有上述的放大器电路的晶体振荡器电路，其中还包括选频谐振电路，所述的选频谐振电路跨接于所述的放大器电路200的输入端OSCI与输出端OSCO之间。
[0025]其中该晶体振荡器电路结构中的选频谐振电路包括谐振器300、第一电容400和第二电容500，所述的谐振器300跨接于所述的放大器电路200的输入端OSCI与输出端OSCO之间，且该放大器电路200的输入端OSCI通过所述的第一电容400接地，该放大器电路200的输出端OSCO通过所述的第二电容500接地，同时，该谐振器300可以为晶体谐振器或陶瓷谐振器。
[0026]在实际使用当中，本发明一实施例采用如下结构:
[0027]该晶体振荡器电路包括一放大器电路200，所述放大器的输入端OSCI接电容400，所述放大器的输出端OSCO接电容500，所述输入端OSCI和输出端OSCO之间接反馈电阻模块100和谐振器300，所述谐振器为晶体谐振器或陶瓷谐振器。
[0028]其中，所述的晶体振荡器驱动放大器电路由一个MOS管NO和一个电流源1构成，同时还包括反馈电阻模块100，从而起到信号反馈作用。所述MOS管的漏极和所述电流源的输出端相连，所述电源作为MOS的有源负载；所述MOS管为NMOS管，所述NMOS管源极和衬底接地，所述NMOS管栅极为放大器输入端，所述NMOS管漏极为放大器输出端。
[0029]本发明又一实施例还涉及一种工作电压范围宽的振荡器电路，包括晶体振荡器的放大电路、反馈电阻模块和选频谐振电路。由于本发明中振荡器中的放大电路采用单管放大的形式，放大电路的直流偏置点电平降为约为一个NMOS管的阈值电压VTHN，理论上电流源的饱和压降只需0.2V，电路的最低工作电压仅为VTHN + 0.2V，而现有的CMOS互补振荡器的最低工作电压约为NMOS管和PMOS管的阈值电压之和，即VTHP + VTHN,典型的PMOS管阈值电压为0.7V?0.9V，典型的NMOS管的阈值电压为0.6V?0.8V，因此本发明的最低工作电压约为0.8V?1.0V，而现有的CMOS结构的放大器最低工作电压约为1.3V?1.7V，可见本发明显著降低了最低工作电压。当电源电压变高时，本发明中单管放大电路的负载电流维持不变，直流工作点不随电源电压的升高而升高。
[0030]本发明的一种具体实施的电路结构请参阅图2和图3所示，本发明由MOS管201、反馈电阻模块100和电流源260组成。
[0031]其中MOS管201的栅极是放大器的输入端OSCI，MOS管201漏极是放大器的输出端0SC0，MOS管201的源极和衬底接地。
[0032]其中反馈电阻模块100两端分别接在MOS管201的栅极和漏极，电流源260两端分别接在电源VDD和MOS管201的漏极。
[0033]所述反馈电阻模块100由第一 P沟道MOS管101和第一 N沟道MOS管102构成，所述第一 P沟道MOS管101的栅极接地，所述第一 P沟道MOS管101的源极和漏极分别接放大器输入端OSCI和放大器输出端0SC0，所述第一 P沟道MOS管101的衬底接电源VDD。所述第一 N沟道MOS管102栅极接电源VDD，所述第一 N沟道MOS管102源极和漏极分别接放大器输入端OSCI和放大器输出端0SC0，所述第一 N沟道MOS管衬底接地。
[0034]所述电流源260由第二 P沟道MOS管261、第三P沟道MOS管262、第四P沟道MOS管263、第二 N沟道MOS管264、第三N沟道MOS管265和电阻266构成。
[0035]所述的第二 P沟道MOS管261源极和衬底连接到电源VDD，所述的第二 P沟道MOS管261栅极和漏极相连，所述的第二 P沟道MOS管261栅极和所述的第三P沟道MOS管262的栅极相连，所述的第二 P沟道MOS管261栅极和所述的第四P沟道MOS管263的栅极相连，所述的第二 P沟道MOS管261栅极和所述的第二 N沟道MOS管264的漏极相连。
[0036]所述的第三P沟道MOS管262源极和衬底连接到电源VDD，所述的第三P沟道MOS管262漏极和所述的第三N沟道MOS管265漏极相连；所述的第四P沟道MOS管263源极和衬底连接到电源VDD，所述的第四P沟道MOS管263漏极和所述的N沟道MOS管201漏极相连；所述的第二 N沟道MOS管264衬底连接到地，所述的第二 N沟道MOS管264源极接电阻266，所述的第二 N沟道MOS管264栅极接所述的第三N沟道MOS管265的栅极，所述的第二 N沟道MOS管264漏极接所述的第二 P沟道MOS管261的漏极；所述的第三N沟道MOS管265源极和衬底连接到地，所述的第三N沟道MOS管265栅极和漏极相连，所述的第三N沟道MOS管265漏极和所述的第三P沟道MOS管262的漏极相连。
[0037]因此，本发明所阐述的放大电路具有较现有CMOS结构放大电路工作电压范围宽的特点，可以使采用本发明的CMOS集成电路工作电压范围更宽，延长电池供电产品的电池使用寿命，可以采用更低的供电电源电压，降低电路系统的功耗；同时电源电压高的时候可以避免振荡器谐振在电路外接谐振器的高次谐振频率上，增强电路系统的可靠性。
[0038]经试验流片验证证实:在相同的工艺平台上，本发明所阐述的振荡器的最低工作电压比采用CMOS结构放大电路的振荡器低0.7V以上，本发明所阐述的振荡器最低工作电压显著降低。实测本发明所阐述的振荡器外接455kHz谐振器时当电源电压高达4V时没有发生高频谐振。
[0039]
【权利要求】
1.一种晶体振荡器驱动放大器电路，其特征在于，所述放大器电路包括MOS管(201)、反馈电阻模块(100)和电流源(260)，所述MOS管(201)的栅极与该放大器电路的输入端(OSCI)相连接，该MOS管(201)的漏极与该放大器电路的输出端(OSCO)相连接，该MOS管(201)的源极和衬底均接地，所述反馈电阻模块(100)跨接于所述MOS管(201)的栅极和漏极之间，所述MOS管(201)的漏极通过所述电流源(260 )与电源(VDD )相连接。
2.根据权利要求1所述的晶体振荡器驱动放大器电路，其特征在于，所述反馈电阻模块(100)包括第一 P沟道MOS管(101)和第一 N沟道MOS管(102)。
3.根据权利要求2所述的晶体振荡器驱动放大器电路，其特征在于，所述第一P沟道MOS管(101)的栅极接地，该第一 P沟道MOS管(101)的源极与所述放大器电路的输入端(0SCI)相连接，且该第一 P沟道MOS管(101)的漏极与所述放大器电路的输出端(OSCO)相连接，所述第一 P沟道MOS管(101)的衬底与电源(VDD)相连接。
4.根据权利要求2所述的晶体振荡器驱动放大器电路，其特征在于，所述第一N沟道MOS管(102)的栅极与电源(VDD)相连接，该第一 N沟道MOS管(102)的源极与所述的放大器电路的输入端(OSCI)相连接，且该第一 N沟道MOS管(102)的漏极与所述放大器电路的输出端(OSCO)相连接，所述第一 N沟道MOS管(102)的衬底接地。
5.根据权利要求1所述的晶体振荡器驱动放大器电路，其特征在于，所述电流源(260)包括第二 P沟道MOS管(261 )、第三P沟道MOS管(262)、第四P沟道MOS管(263)、第二 N沟道MOS管(264)、第三N沟道MOS管(265)和电阻(266)，所述第二 P沟道MOS管(261)的源极和衬底均与所述的电源(VDD)相连接，该第二 P沟道MOS管(261)的栅极与漏极均与所述的第二 N沟道MOS管(264)的漏极相连接，且该第二 P沟道MOS管(261)的栅极分别与所述第三P沟道MOS管(262)的栅极、第四P沟道MOS管(263)的栅极均相连接；所述第三P沟道MOS管(262)的源极和衬底均与所述电源(VDD)相连接，该第三P沟道MOS管(262)的漏极分别与所述的第三N沟道MOS管(265)的漏极和栅极均相连接；所述第四P沟道MOS管(263)的源极和衬底均与所述电源(VDD)相连接，该第四P沟道MOS管(263)的漏极与所述MOS管(201)的漏极相连接；所述第二 N沟道MOS管(264)的衬底接地，该第二 N沟道MOS管(264)的源极通过所述电阻(266)接地，该第二 N沟道MOS管(264)的栅极与所述的第三N沟道MOS管(265)的栅极相连接；所述第三N沟道MOS管(265)的源极和衬底均接地。
6.一种具有权利要求1所述放大器电路的晶体振荡器电路，其特征在于，所述电路中还包括选频谐振电路，所述选频谐振电路跨接于所述放大器电路(200)的输入端(OSCI)与输出端(OSCO)之间。
7.根据权利要求6所述的晶体振荡器电路，其特征在于，所述选频谐振电路包括谐振器(300)、第一电容(400)和第二电容(500)，所述谐振器(300)跨接于所述的放大器电路(200 )的输入端(OSCI)与输出端(OSCO)之间，且该放大器电路(200 )的输入端(OSCI)通过所述第一电容(400)接地，该放大器电路(200)的输出端(OSCO)通过所述第二电容(500)接地。
8.根据权利要求7所述的晶体振荡器电路，其特征在于，所述谐振器(300)为晶体谐振器或陶瓷谐振器。
【文档编号】H03F3/20GK104184422SQ201310191321
【公开日】2014年12月3日 申请日期:2013年5月21日 优先权日:2013年5月21日
【发明者】曹旺, 高庆 申请人:无锡华润矽科微电子有限公司