一种基于晶体振荡器电路的倍频装置的制造方法
【技术领域】
[0001]本发明涉及振荡器电路领域，更具体的说，是涉及一种基于晶体振荡器电路的倍频装置。
【背景技术】
[0002]振荡器电路可以产生稳定的时基或参考时钟信号，用于通信中的本振信号产生或系统时钟。图1为一种通用的集成晶体振荡器电路结构图，如图1所示，其包括P型晶体管M1，N型晶体管M2，负载电容Cl和C2，电阻RO和晶体，晶体的两端分别为Xl和X2。其工作原理为:N型晶体管M2和P型晶体管Ml组成的晶体管电路通过电阻RO的反馈，形成放大器，为有源电路和晶体组成的环路提供满足晶体振荡所需的增益要求，也即为振荡提供能量，而负载电容Cl和C2通过移动相位来满足晶体振荡所需的相位要求。其中，晶体管电路中的N型晶体管M2和P型晶体管Ml的连接方式为:P型晶体管Ml的源端和衬底连接电源电压，栅端连接晶体的Xl端，漏端连接晶体的X2端#型晶体管M2的源端和衬底连接地，栅端连接晶体的Xl端，漏端连接晶体的X2端。
[0003]图1所示的晶体振荡电路只能产生晶体本身特性决定的基波振荡信号，通常都只能产生50MHz左右或以下的时基信号或参考时钟信号。而在光通信和高速通信中，为了保证更好的通信性能，往往需要更高频率(例如10MHz以上)的时基信号或参考时钟信号。由于高频率的基频晶体本身成本很高，因此现有技术中，为了得到更高频率的参考时钟或时基信号，通常采用频率综合的方式，但是，采用频率综合的方式得到的高频率的时基信号或参考时钟信号的相位噪声比较大，不能满足高性能系统对时基信号或参考时钟信号的要求。
【发明内容】
[0004]有鉴于此，本发明提供了一种基于晶体振荡器电路的倍频装置，以克服现有技术中由于采用频率综合的方法获得高频信号而导致的获取到的高频率的时基信号或参考时钟信号的相位噪声高的问题。
[0005]为实现上述目的，本发明提供如下技术方案:
[0006]一种基于晶体振荡器电路的倍频装置，包括晶体、第一电阻、第一电容、第二电容、第三电容、第一电感和K个级联的晶体管电路；K为不小于2的正整数；
[0007]其中，所述第一电阻的第一端连接晶体的第一端，第二端连接晶体的第二端；所述第一电容的第一端连接晶体的第一端，第二端接地；所述第二电容的第一端连接晶体的第二端，第二端接地；所述第一电感的第一端连接电源电压，第二端连接所述倍频装置的输出端；所述第三电容的第一端连接电源电压，第二端连接所述倍频装置的输出端；所述倍频装置的输出端为距离所述晶体线路最长的第K晶体管电路中，与P型晶体管的源端连接的线端；
[0008]所述晶体管电路包括:Ρ型晶体管和N型晶体管；所述P型晶体管和N型晶体管的栅端与所述晶体的第一端连接，漏端与所述晶体的第二端连接；
[0009]在有源情况下，每一个晶体管电路通过所述第一电阻的反馈，形成放大器，K个级联的晶体管电路即将K组放大器级联，实现信号的混频运算，得到K倍频信号，所述K倍频信号通过所述倍频装置的输出端输出。
[0010]可选的，所述K个级联的晶体管电路中距离所述晶体线路最短的第一晶体管电路中，P型晶体管的源端连接与所述第一晶体管电路相邻的第二晶体管电路中N型晶体管的源端；所述第一晶体管电路的N型晶体管的源端接地。
[0011]可选的，所述K个级联的晶体管电路中距离所述晶体线路最长的第K晶体管电路中，P型晶体管的源端的连接线为所述倍频装置K次倍频后的输出端；N型晶体管的源端连接与所述第K晶体管电路相邻的第K-1晶体管电路中P型晶体管的源端。
[0012]可选的，所述K个级联的晶体管电路中，所有的N型晶体管的衬底接地或接低电压。
[0013]可选的，所述K个级联的晶体管电路中，所有的P型晶体管的衬底接N型晶体管的源端或接高电压。
[0014]可选的，所述K个级联的晶体管电路中，除距离所述晶体线路最长的第K晶体管电路外，任意一个晶体管电路L中的P型晶体管的源端连接在第L+1晶体管电路的N型晶体管的源端。
[0015]可选的，所述第一电阻为可调电阻；所述第一电容、第二电容和第三电容为可调电容；所述第一电感为可调电感。
[0016]经由上述的技术方案可知，与现有技术相比，本发明实施例公开了一种基于晶体振荡器电路的倍频装置，所述倍频装置除现有的晶体振荡器电路的结构外，还包括能够实现频率选择的电感和电容，以及能够实现倍频效果的级联的多个晶体管电路。该倍频装置通过在晶体振荡器电路中增加合适的有源器件和电容、电感，可以获得任意倍数的晶体基频的频率输出，且经过所述倍频装置输出的高频率的时基信号或参考时钟信号的相位噪声基本与基频晶体振荡器的相位噪声相同，能够满足高性能系统对时基信号或参考时钟信号的相位噪声的要求。
【附图说明】
[0017]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0018]图1为一种通用的集成晶体振荡器电路结构图；
[0019]图2为本发明实施例公开的基于晶体振荡电路的倍频装置的电路结构图；
[0020]图3为本发明实施例公开的3倍频装置的结构示意图；
[0021]图4为图3所示3倍频装置的晶体振荡器倍频电路的信号瞬态效果图；
[0022]图5为图4中信号的局部放大效果图；
[0023]图6为图3所示3倍频装置中晶体振荡器电路的相位噪声效果图。
【具体实施方式】
[0024]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0025]图2为本发明实施例公开的基于晶体振荡电路的倍频装置的电路结构图，参见图2所示，所述倍频装置可以包括:晶体X、第一电阻R1、第一电容Cl、第二电容C2、第三电容C3、第一电感LI和K个级联的晶体管电路M。
[0026]其中，所述K为不小于2的正整数。
[0027]其中，所述第一电阻Rl的第一端连接晶体的第一端XI，第二端连接晶体的第二端X2 ;所述第一电容Cl的第一端连接晶体的第一端XI，第二端接地；所述第二电容C2的第一端连接晶体的第二端X2，第二端接地；所述第一电感LI的第一端连接电源电压VDD，第二端连接所述倍频装置的输出端Krd ;所述第三电容C3的第一端连接电源电压VDD，第二端连接所述倍频装置的输出端Krd。所述倍频装置的输出端为距离所述晶体线路最长的第K晶体管电路中，与P型晶体管的远端连接的线端。
[0028]所述晶体管电路M包括P型晶体管和N型晶体管，所述P型晶体管和N型晶体管的栅端与所述晶体的第一端连接，漏端与所述晶体的第二端连接。
[0029]在有源情况下，每一个晶体管电路通过所述第一电阻的反馈，形成放大器，K个级联的晶体管电路即将K组放大器级联，实现信号的混频运算，得到K倍频信号，所述K倍频信号通过所述倍频装置的输出端输出。
[0030]为了便于理解本发明实施例公开的基于晶体振荡器电路的倍频装置，下面以包括3个级联的晶体管电路M的倍频装置为例介绍。图3为本发明实施例公开的3倍频装置的结构示意图，参见图3所示，图3所示的倍频装置由N型晶体管Ml，M3和M5，P型晶体管M2，M4和M6，电感LI，电阻R1，电容Cl，C2和C3以及晶体所组成。为了图示清晰，N型晶体管M5和M3的衬底连接省略，它们都连接地(GND)。它们的连接关系如下:电感Lx的一端连接电源电压(VDD)，另一端连接3次倍频后的输出端3rd ;电容C3的一端连接电源电压(VDD)，另一端连接3次倍频后的输出端3rd ；P型晶体管M6的源端和衬底连接输出端3rd，其栅端连接晶体的Xl端，其漏端连接晶体的X2端(也即基频输出端1st)办型晶体管M5的源端连接P型晶体管M4的源端和衬底，其衬底连接地(GND)，其栅端连接晶体的Xl端，其漏端连接晶体的X2端(也即基频输出端1st) ;P型晶体管M4的源端和衬底连接N型晶体管M5的源端，其栅端连接晶体的Xl端，其漏端连接晶体的X2端(也即基频输出端1st) ;N型晶体管M3的源端连接P型晶体管M2的源端和衬底，其衬底连接地(GND)，其栅端连接晶体的Xl端，其漏端连接晶体的X2端(也即基频输出端1st) ；P型晶体管M2的源端和衬底连接N型晶体管M3的源端，其栅端连接晶体的Xl端，其漏端连接晶体的X2端(也即基频输出端1st) ;N型晶体管Ml的源端和衬底连接地(GND)，其栅端连接晶体的Xl端，其漏端连接晶体的X2端(也即基频输出端1st)；电阻Rl的一端