差分晶体振荡器电路的制作方法

本发明涉及晶体振荡器电路，并且更具体地涉及差分晶体振荡器。

背景技术：

晶体振荡器(XO)电路是RF系统的关键部件，并且用于在收发器中产生参考频率。对于这些收发器而言，对于不同于收发器所调谐的频率的响应(杂散响应)是挑战性问题之一。XO谐波可以容易地通过多个路径耦合至其他RF电路，并且出现在接收器和发射器输出端处。与单端结构相比，差分XO电路是期望的，这是因为针对串扰和杂散响应的更好免疫性。然而，在XO电路中缺乏低阻抗DC路径使得电路锁定而不是振荡。常规的差分XO电路设计已经使用了晶体管的已修改交叉耦合配对的负跨导(-gm)作为有源器件，并且已经添加了高通滤波以避免在低频锁定。

技术实现要素：

本发明提供在差分振荡器电路的输出端子处产生振荡频率。

在一个实施例中，公开了一种差分晶体振荡器电路。电路包括：第一输出端子和第二输出端子；交叉耦合的振荡单元，包括交叉耦合至第一输出端子和第二输出端子的第一和第二晶体管；第一和第二金属-氧化物半导体场-效应晶体管(MOSFET)二极管，每个MOSFET二极管包括连接在栅极和漏极端子之间的电阻器，其中第一MOSFET二极管耦合至第一晶体管以向第一晶体管提供在低频的低阻抗负载和在高频的高阻抗负载，其中第二MOSFET二极管耦合至第二晶体管以向第二晶体管提供在低频的低阻抗负载和在高频的高阻抗负载；以及耦合在第一输出端子和第二输出端子之间以建立振荡频率的参考谐振器。

在另一实施例中，公开了一种用于在差分振荡器电路的输出端子处产生振荡频率的方法。方法包括：使用耦合在输出端子之间的晶体管和参考谐振器的交叉耦合配对产生振荡频率；以及使用耦合至晶体管的交叉耦合配对的MOSFET二极管生成在低频的低阻抗负载和在高频的高阻抗负载，其中MOSFET二极管中的每一个包括连接在栅极和漏极端子之间的电阻器。

在又一实施例中，公开了一种用于在差分振荡器电路的输出端子处产生振荡频率的设备。设备包括：用于通过驱动在输出端子之间耦合的参考谐振器而产生振荡频率的装置；以及用于生成在低频的低阻抗负载和在高频的高阻抗负载的装置，其中用于生成的装置耦合至用于产生的装置。

本发明的其他特征和优点可以从本说明书变得明显，说明书借由示例的方式示出了本发明的特征方面。

附图说明

可以部分地通过研习所附其他附图而发现本发明的关于其结构和操作的细节，其中相同的参考数字涉及相同的部件，以及其中：

图1是常规差分XO电路的示意图；

图2A是根据本发明一个实施例的在芯片上配置的差分XO电路和谐振器的功能方框图；

图2B示出了配置作为在反馈回路中具有电阻器(R)的PMOS二极管的负载；

图2C是MOSFET二极管的I_D-V_GS特性曲线；

图2D是配置作为NMOS晶体管的交叉耦合配对的主振荡装置；

图3是根据本发明一个实施例的配置具有两个分支的差分XO电缆的示意图；

图4是根据本发明另一实施例的差分XO电路的示意图；

图5是根据本发明又一实施例的差分XO电路的示意图；以及

图6是示出了根据本发明一个实施例的用于在差分振荡器电路的输出端子处产生振荡频率的方法的功能流程图。

具体实施方式

如上所述，常规的差分XO电路设计已经使用了晶体管的已修改交叉耦合配对的负跨导(-gm)作为有源器件，并且已经添加了高通滤波以避免在低频锁定。例如，图1是常规的差分XO电路100的示意图。在图1中，使用场效应晶体管(FET)120、122的交叉耦合配对以及谐振器110实现差分振荡。电源电压(V_DD)通过电阻器140、142耦合至交叉耦合的FET 120、122的漏极端子。添加两个AC耦合电容器130、132以提供高通滤波，并且因此提供接近零的DC增益。然而，该配置在某些条件下仍然将引起锁定而不是提供振荡。

如在此所述数个实施例使用不同配置以提供差分XO电路。在一个实施例中，晶体管的交叉耦合配对用作主振荡装置。然而，为了避免在低频锁定，将在反馈回路中具有电阻器的金属氧化物半导体场效应晶体管(MOSFET)二极管添加至晶体管的交叉耦合配对的每个分支。在低频时，MOSFET二极管用作低阻抗负载(1/g_m)，其减小回路增益并且防止锁定。在高频时，电路的阻抗上升至MOSFET二极管的反馈回路中电阻器的值，并且增加回路增益。可以合适地调节电阻器的值以提供在高频的高阻抗。因此，新配置使得XO电路启动，并且采用较少额外电路装置和较高摆幅而维持振荡。在阅读本说明书之后将变得明显的是如何在各个实施方式和应用中实施本发明。尽管将在此描述本发明的各个实施方式，应该理解的是仅借由示例而非限制的方式展示这些实施方式。同样地，各个实施方式的该详细说明书不应构造为限制本发明的范围或宽度。

图2A是根据本发明一个实施例的在芯片(包括差分振荡器驱动器电路250)上配置的差分XO电路200以及参考谐振器230的功能方框图。谐振器230可以由各种谐振晶体材料形成，包括石英和电气石。例如，谐振器230可以由精密地切割、划定大小和形状以在特定频率下谐振的石英块件形成。在一个实施例中，谐振器230是石英谐振器。在另一实施例中，谐振器230是LC储能谐振器。

在所示的图2A的实施例中，谐振器230通过作为振荡器驱动器电路250的输出端子的端子配对260、262而连接至振荡器驱动器电路250。谐振器230优选地与差分振荡器驱动器电路250片外安装。振荡器驱动器电路250包括交叉耦合的振荡单元220，包括第一部分222和第二部分224，以及负载配对210、212。第一部分222耦合至负载210，以及第二部分224耦合至负载212。进一步，负载配对210、212耦合至电源电压(V_DD)并且振荡装置220连接至接地电压。在操作中，差分振荡器驱动器电路250驱动谐振器230以在特定频率振荡，以便于限定跨越差分XO电路200的两个对称输出端子260、262的正弦和差分输出信号。正弦和差分输出信号适合用于各种应用，诸如锁相环，频率可调谐的数字滤波器，直接数字频率合成器，以及类似功能的装置。

在图2B中所示的一个实施例中，负载配对210、212中的每一个配置作为在反馈回路中具有电阻器(R)的MOSFET二极管。对于电阻器R的典型值是在若干KΩ的范围中。在图2B中，MOSFET二极管210、212配置作为p沟道MOSFET(PMOS)二极管，当在PMOS二极管的栅极端子处电压超过阈值电压(V_Th)时其仅沿一个方向导通电流。如图2C中所示，超过阈值电压(V_Th)，MOSFET二极管的特性(反映在I_D-V_GS曲线中)表现出非常类似于具有二次I-V特性的二极管。漏极电流I_D可以表示如下：

其中I_D＝漏极电流；

μ_n＝电子迁移率；

C_ox＝单位面积的栅极电容；

V_GS＝栅极至源极电压；

V_Th＝阈值电压。

返回参照图2B，电阻器(R)连接在PMOS二极管的漏极端子和栅极端子之间。PMOS二极管的源极端子连接至电源电压(V_DD)。因此，MOSFET二极管负载210、212的阻抗在低频时是低的(1/g_m)，因为反馈电阻(R)断开，并且MOSFET二极管负载210、212的阻抗在反馈电阻(R)的值处在高频时是高的。如上所述，负载在低频的低阻抗减小回路增益并且防止锁定。进一步，负载在高频时高阻抗将电路的阻抗增加至反馈回路中电阻器的值并且增加回路增益。在其他实施例中，负载210、212可以配置作为n沟道MOSFET(NMOS)二极管，其中电阻器(R)连接在每个NMOS二极管的栅极端子和漏极端子之间，而NMOS二极管的源极端子连接至接地电压。

在图2D中所示的一个实施例中，主振荡装置220配置作为晶体管的交叉耦合配对222、224。在该实施例中，第一晶体管222的栅极端子244连接至第二晶体管224的漏极端子242，而第二晶体管224的栅极端子246连接至第一晶体管222的漏极端子240。在的图2D的所示的实施例中，采用NMOS晶体管配置晶体管的交叉耦合配对222、224。

图3是根据本发明一个实施例的配置具有两个分支350、352的差分XO电路300的示意图。在图3的所示的实施例中，NMOS晶体管310、312的交叉耦合配对设置为差分配置，具有在第一分支350中的第一晶体管310和在第二分支352中的第二晶体管312。第一晶体管310的栅极端子连接至第二晶体管312的漏极端子，而第二晶体管312的栅极端子连接至第一晶体管310的漏极端子。片外(off-chip)参考谐振器330连接至第一和第二晶体管310、312的漏极端子。进一步，在第一分支350中，第一晶体管310的漏极端子连接至第一PMOS二极管320的漏极端子，其包括在栅极端子和漏极端子之间反馈回路中具有值R的电阻器340。对应地，在第二分支352中，第二晶体管312的漏极端子连接至第二PMOS二极管322的漏极端子，其包括在栅极端子和漏极端子之间反馈回路中具有值R的电阻器342。

在图3中，针对第一分支350而言，第一PMOS二极管320用作在低频时的低阻抗负载(1/g_m)，并且在高频时用作高阻抗负载(R)。针对第二分支352而言，第二PMOS二极管322在低频时用作低阻抗负载(1/g_m)并且在高频时用作高阻抗负载(R)。在操作中，当PMOS二极管320的栅极端子处的电压超过阈值电压时，电源向源极端子提供电流，并且直到PMOS二极管320的漏极端子。进一步，当PMOS二极管322的栅极端子处的电压超过阈值电压时，电源提供电流至源极端子并且直到PMOS二极管322的漏极端子。在PMOS二极管320、322的栅极端子处的电压由参考谐振器330的振荡电压确定。尽管在图3中所示的实施例中晶体管310、312采用NMOS晶体管配置，但是晶体管310、312可以采用PMOS晶体管配置。

节点360连接参考谐振器330的一个端子、第一NMOS晶体管310的漏极端子、以及PMOS二极管320的漏极端子。进一步，节点352连接参考谐振器330的另一端子、第二NMOS晶体管312的漏极端子、以及第二PMOS二极管322的漏极端子。第一和第二PMOS二极管320、322的源极端子一起连接至电源电压(V_DD)，而第一和第二NMOS晶体管310、312的源极端子一起连接至接地电压。

图4是根据本发明另一实施例的差分XO电路400的示意图。在图4的所示的实施例中，添加电流源450以向PMOS二极管420、422提供合适的电流量。因此，当在PMOS二极管420的栅极端子处电压超过阈值电压时，电流源450提供电流至源极端子并且直到PMOS二极管420的漏极端子。进一步，当在PMOS二极管422的栅极端子处电压超过阈值电压时，电流源450提供电流至源极端子并且直到PMOS二极管422的漏极端子。在PMOS二极管420、422的栅极端子处的电压由谐振器430的振荡电压确定。

与之前图3相同，NMOS晶体管410、412的交叉耦合配对被设置为差分配置，其中第一晶体管410的栅极端子连接至第二晶体管412的漏极端子，而第二晶体管412的栅极端子连接至第一晶体管410的漏极端子。谐振器430连接至第一和第二晶体管410、412的漏极端子。节点460连接参考谐振器430的一个端子、第一晶体管410的漏极端子、以及第一PMOS二极管420的漏极端子。进一步，节点462连接参考谐振器430的另一端子、第二晶体管412的漏极端子、以及第二PMOS二极管422的漏极端子。第一和第二PMOS二极管420、422的源极端子连接至电流源450。

图5是根据本发明又一实施例的差分XO电路500的示意图。在图5的所示的实施例中，电流源配对570、572的每个电流源添加至每个分支550。552，而MOS二极管520、522的阻抗负载已经移动以与晶体管510、512的交叉耦合配对并联连接。在图5中，MOS二极管520、522的阻抗负载被配置作为与NMOS晶体管510、512的交叉耦合配对并联连接。

NMOS晶体管510、512的交叉耦合配对被设置为差分配置，具有在第一分支550中的第一晶体管510以及在第二分支552中的第二晶体管512。第一晶体管510的栅极端子连接至第二晶体管512的漏极端子，而第二晶体管512的栅极端子连接至第一晶体管510的漏极端子。参考谐振器530连接至第一和第二晶体管510、512的漏极端子。进一步，在第一分支550中，第一晶体管510的漏极端子连接至第一NMOS二极管520的漏极端子，而第一晶体管510的源极端子连接至第一NMOS二极管520的源极端子，第一NMOS二极管520包括在栅极和漏极端子之间反馈回路中具有值R的电阻器540。因此，第一晶体管510和第一NMOS二极管520并联连接。如上所述，针对第一分支550而言，第一NMOS二极管520在低频时用作低阻抗负载(1/gm)，并且在高频时用作高阻抗负载(R)。对应地，在第二分支552中，第二晶体管512的漏极端子连接至第二NMOS二极管522的漏极端子，而第二晶体管512的源极端子连接至第二NMOS二极管522的源极端子，第二NMOS二极管包括在栅极和漏极端子之间反馈回路中具有值R的电阻器542。因此，第二晶体管512和第二NMOS二极管522并联连接。针对第二分支552而言，第二NMOS二极管522在低频时用作低阻抗负载(1/g_m)并且在高频时用作高阻抗负载(R)。

节点560将参考谐振器530的一个端子、第一晶体管510的漏极端子、以及第一NMOS二极管520的漏极端子进行连接。进一步，节点562将参考谐振器530的另一端子、第二晶体管512的漏极端子、以及第二NMOS二极管522的漏极端子进行连接。第一和第二NMOS二极管520、522的源极端子连接至第一和第二晶体管510、512的源极端子，并且连接至接地电压。

在操作中，当NMOS二极管的栅极端子处电压超过阈值电压时，电流源570提供电流至NMOS二极管520的漏极端子并且直到源极端子。进一步，当NMOS二极管522的栅极端子处电压超过阈值电压时，电流源572提供电流至NMOS二极管522的漏极端子并且直到源极端子。在NMOS二极管520、522的栅极端子处的电压由参考谐振器530的振荡电压确定。

图3、图4和图5的差分配置通过减小回路增益并防止在低频锁定以及通过在高频时增加电路的阻抗(至R)和回路增益，从而提供了相比于差分XO电路的常规设计的显著优点。图6是示出了根据本发明一个实施例的用于在差分振荡器电路的输出端子处产生振荡频率的方法600的功能流程图。在一个实施例中，在步骤610处，使用晶体管310、312的交叉耦合配对以及耦合在差分振荡器电路300的输出端子360、362之间的参考谐振器330而产生差分振荡频率。晶体管310、312的交叉耦合配对设置为差分配置，其中第一晶体管310的栅极端子连接至第二晶体管312的漏极端子，而第二晶体管312的栅极端子连接至第一晶体管310的漏极端子。在一个实施例中，参考谐振器330通常被配置成位于差分振荡电路片外。在步骤620处，采用耦合至晶体管310、312的交叉耦合配对的MOSFET二极管320、322的配对在低频时产生低阻抗负载。在低频时低阻抗负载是跨导的倒数(1/g_m)，其是非常小的值。在步骤630处，采用耦合至晶体管310、312的交叉耦合配对的MOSFET二极管320、322的相同配对在高频时产生高阻抗负载。在高频时高阻抗负载是在栅极和漏极端子之间、在MOSFET二极管的反馈中电阻器的值(R)。可以调节电阻器的值R以提供高阻抗负载。

尽管以上描述了本发明的数个实施例，本发明的许多变形例是可能的。例如，尽管所示的实施例示出MOSFET二极管为均提供低频和高频负载，可以使用为两个不同频率提供合适负载的任何配置。进一步，各个实施例的特征可以以不同于如上所述的组合方式而组合。此外，为了清楚和简要描述，已经简化了系统和方法的许多描述。许多描述使用特定标准的术语和结构。然而，所公开的系统和方法更广泛地可适用。

本领域技术人员应该知晓可以以各种形式实施结合在此所公开实施例而描述的各种示意性方框和模块。已经通常根据它们的功能而以上描述了一些方框和模块。如何实施该功能取决于对整个系统提出的设计约束。本领域技术人员可以对于每个特定应用以变化的方式实施所述功能，但是一些实施方式的决定不应解释为使得脱离本发明的范围。此外，在模块、组块或步骤内的功能的分组是为了便于描述说明。具体的功能或步骤可以从一个模块或组块移动而并未脱离本发明的范围。

结合在此所公开实施例描述的各个示意性逻辑组块、单元、步骤、部件和模块可以采用处理器实施或执行，诸如通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或设计用于执行在此所述功能的其他可编程逻辑器件、离散的门或晶体管逻辑、离散的硬件部件、或者其任意组合。通用处理器可以是微处理器，但是在备选例中，处理器可以是任何处理器、控制器、微控制器、或状态机。处理器也可以实施作为计算装置的组合，例如，DSP和微处理器的组合，多个微处理器，一个或多个微处理器结合DSP内核，或者任何其他这种配置。进一步，可以使用各种晶体管类型、逻辑系列、和设计方法学实现在此所述的实施了实施例的电路以及功能组块和模块。

提供所公开实施例的以上说明以使得本领域任何技术人员能够制造或使用本发明。对这些实施例的各种修改对于本领域技术人员将是易于明显的，并且在此所述的普遍原理可以适用于其他实施例而并未脱离本发明的精神或范围。因此，应该理解的是在此所展示的说明书和附图展示了本发明的当前优选实施例并且因此代表了由本发明广泛设计的主题。应该进一步理解的是本发明的阿范围完全包括对于本领域技术人员可以变得明显的其他实施例，并且因此由除了所附权利要求之外任何其他事物无法限定本发明的范围。