正反器电路的制作方法
【专利摘要】本发明公开了一种正反器电路，其包含一输入级电路、一中间级电路、一输出级电路以及一设定/重置电路，其中该输入级电路用来自一第一端点接收一第一信号，并根据至少一控制信号以选择性地于一第二端点输出对应于该第一信号的一第二信号；该中间级电路用来接收该第二信号，并根据该至少一控制信号以选择性地于一第三端点输出对应于该第二信号的一第三信号；该输出级电路用来接收该第三信号以输出一输出信号；以及该设定/重置电路耦接于该第二端点以及该第三端点，用以接收一设定信号以及一重置信号，并选择性地决定该第三端点的该第三信号的电压准位。本发明的正反器电路可以应用于高速操作的除频器，且具有设定/重置的功能。
【专利说明】正反器电路【技术领域】
[0001]本发明涉及一种正反器电路，尤指一种类似真单相频率(True Single PhaseClock, TSPC)架构且支持设定/重置(set/reset)功能的正反器电路。
【背景技术】
[0002]在高速的锁相回路电路(Phase-locked loop)中，其除频器(frequency divider)会需要对高频的信号(例如，IGHz以上)进行除频操作，然而，若在不能使用先进制程的情况下，除频器中所使用的正反器(flip-flop)并不适合使用标准组件的D型正反器来实现。
[0003]为了解决上述的问题，除频器可以采用TSPC正反器来实作，TSPC正反器可以使用于高速电路,但为了避免不同相位的频率信号造成内部数据同时被拉为高电位及低电位的情形，TSPC正反器只能够容许单一相位的触发频率，因此无法具有设定/重置的功能。
[0004]此外,在可以降低电磁干扰的展频频率(Spread Spectrum Clock, SSC)锁相回路电路中，由于除频器的除数(divisor)需要一直改变以达到展频的目的，且除频器的除数越大，展频的效果越好。因此，如何设计出一个可以应用于高速操作的除频器，且具有设定/重置的功能的正反器电路，是一个重要的课题。
【发明内容】
[0005]因此，本发明的目的之一在`于公开一种正反器电路，其可以应用于高速操作的除频器，且具有设定/重置的功能，以解决现有技术中的问题。
[0006]根据本发明一实施例，一种正反器电路包含有一输入级电路、一中间级电路、一输出级电路以及一设定/重置电路，其中该输入级电路用来自一第一端点接收一第一信号，并根据至少一控制信号以选择性地于一第二端点输出对应于该第一信号的一第二信号；该中间级电路用来接收该第二信号，并根据该至少一控制信号以选择性地于一第三端点输出对应于该第二信号的一第三信号；该输出级电路用来接收该第三信号以输出一输出信号；以及该设定/重置电路耦接于该第二端点以及该第三端点，用以接收一设定信号以及一重置信号，并选择性地决定该第三端点的该第三信号的电压准位。
【专利附图】
【附图说明】
[0007]图1为根据本发明一实施例的锁相回路的示意图。
[0008]图2为根据本发明一实施例的正反器电路的示意图。
[0009]图3为当图2所示的正反器电路操作于第一模式的示意图。
[0010]图4为当图2所示的正反器电路操作于第二模式的示意图。
[0011]其中，附图标记说明如下:
[0012]100 锁相回路
[0013]110 相位频率侦测器
[0014]120低通滤波器[0015]130压控震荡器
[0016]140除频器
[0017]200正反器电路
[0018]210输入级电路
[0019]220中间级电路
[0020]230输出级电路
[0021]240设定/重置电路
[0022]250控制电路
[0023]252逻辑闸
[0024]254反相器
[0025]256缓冲器
[0026]Ml~Ml7 晶体管
[0027]NI第一端点
[0028]N2第二端点
[0029]N3第三端点
【具体实施方式】
[0030]请参考图1，图1为根据本发明一实施例的锁相回路100的示意图。如图1所示，锁相回路100包含有一相位频率侦测器110、一低通滤波器120、一压控震荡器130以及一除频器140，其中锁相回路100为一高速锁相回路电路，其所产生的输出频率Vout具有GHz以上的频率，且于本实施例中，锁相回路100为一展频频率锁相回路电路。
[0031]在锁相回路100的操作上，首先，相位频率侦测器110比较一输入信号Vin与一回授信号(亦即除频器140所输出的一除频后信号Vdiv)以产生一侦测结果Vpfd ;接着，低通滤波器120对侦测结果Vpfd进行滤波以产生一控制信号V。；接着，压控震荡器130根据控制信号V。以产生输出频率Vwt ;最后，除频器140根据一展频频率控制信号Vsse来调整其除数，以对输出频率Vtjut进行除频操作以产生除频后信号Vdiv。
[0032]于本实施例中，锁相回路100仅具有一个除频器140，且除频器140具有高的除数，举例来说，假设输出频率Vtjut的频率是3GHz，输入信号Vin的频率是25MHz，则除频器140的除数则为120。此外，除频器140会根据展频频率控制信号Vsse来控制其除数在120左右持续改变，以达到展频的目的。
[0033]除频器140在实现上会包含多个正反器电路及/或相关的其它电路，由于使用正反器来实作除频器140的方法为本领域中具有通常知识者所熟知，故细节在此不予赘述。以下将说明除频器140中所使用的一正反器的电路架构。
[0034]请参考图2，图2为根据本发明一实施例的正反器电路200的示意图。如图2所示，正反器电路200连接至两个供应电压Vdd与Vss，且包含有一输入级电路210、一中间级电路220、一输出级电路230、一设定/重置电路240以及一控制电路250，其中输入级电路210包含有一个反相器(晶体管M2与M3)以及两个开关(亦即晶体管Ml与M4)，中间级电路220包含有一个反相器(晶体管M8与M9)以及两个开关(亦即晶体管M7与M10)，输出级电路230包含有晶体管Ml2~Ml7，设定/重置电路240包含有晶体管M5、M6及M11，而控制电路250包含有一逻辑闸252、一反相器254以及一缓冲器256。正反器电路200的内部组件的连接方式可参见图2，故于说明书中不再赘述。
[0035]正反器电路200可以操作于两种不同的模式，亦即一第一模式与一第二模式，而正反器电路200是通过控制电路250所接收的一启动信号Vstakt来决定正反器电路200要操作于哪一种模式。于图2所示的实施例及以下的叙述中，当启动信号Vstakt为“I”时，正反器电路200操作于该第一模式，以使得正反器电路200是根据一设定信号S、一重置信号R与设定信号S的一反相信号SB来决定输出信号Q ;另外，当启动信号Vstakt为“O”时，正反器电路200操作于该第二模式,此时,正反器电路200作为一 D型正反器以根据一第一信号(数据信号)D来产生输出信号Q。以下将分别叙述正反器电路200操作于该第一模式与该第二模式的细节。
[0036]请同时参考图2与图3，图3为当正反器电路200操作于该第一模式的示意图。当正反器电路200操作于该 第一模式时,启动信号Vstakt为“I”,因此，逻辑闸252的输出会永远是“0”，而使得控制电路250所输出的两个控制信号CLK_DFF与CLKB_DFF分别为“ I”与“O”。
[0037]由于控制信号CLK_DFF与CLKB_DFF分别为“I”与“0”，因此，此时图3所示的晶体管M1、M4与M7均被关闭(不导通)，而晶体管MlO与M15则为开启(导通)(图3中被关闭的开关(晶体管)被标记“X”)。由于输入级电路210中的晶体管Ml与M4均被关闭，因此，第一级电路210中的反相器(M2与M3)无法对第一信号D进行反相操作，亦即输入级电路210阻断第一端点NI与第二端点N2的连接，此时正反器电路200的输出信号Q便可以完全由设定信号S、重置信号R与反相信号SB来决定，而不会受到第一信号D的影响。详细来说，当设定信号S、重置信号R与反相信号SB分别为“1”、“0”、“0”时，晶体管M6与Mll均被关闭，而晶体管M5则为开启，故此时第二端点N2上的第二信号V2为“1”，中间级电路220中的反相器(M8与M9)接着对第二信号V2进行反相操作，以输出第三信号V3 (数字逻辑“O”)至第三端点N3，而输出级电路230接着接收第三信号V3以产生输出信号Q。另外，当设定信号S、重置信号R与反相信号SB分别为时，晶体管M6与Mll均被开启，而晶体管M5则为关闭，故此时第二端点N2上的第二信号V2为“0”，且由于晶体管M7被关闭的缘故，中间级电路220不会产生第三信号V3 ;而第三信号V3则因为晶体管Mll处于导通状态而具有数字逻辑“ I”，接着，输出级电路230接收第三信号V3以产生输出信号Q。
[0038]以下所示的表格简要说明了当正反器电路200操作于该第一模式时，各个信号的
数字逻辑值的示意图:
【权利要求】
1.一种正反器电路，该正反器电路的特征在于包含: 一输入级电路，用来自一第一端点接收一第一信号，并根据至少一控制信号以选择性地于一第二端点输出对应于该第一信号的一第二信号； 一中间级电路，耦接于该输入级电路，用来接收该第二信号，并根据该至少一控制信号以选择性地于一第三端点输出对应于该第二信号的一第三信号； 一输出级电路，耦接于该中间级电路，用来接收该第三信号以输出一输出信号；以及一设定/重置电路，耦接于该第二端点以及该第三端点，用以接收一设定信号以及一重置信号，并选择性地决定该第三端点的该第三信号的电压准位。
2.如权利要求1所述的正反器电路，其特征在于，其中该正反器电路根据该至少一控制信号以选择性的操作于一第一模式或是一第二模式，当该正反器电路操作于该第一模式时，该输入级电路阻断该第一端点与该第二端点的连接，且该设定/重置电路根据该设定信号与该重置信号以决定该第三信号的电压准位；当该正反器电路操作于该第二模式时，该设定/重置电路不致能，且该输入级电路根据该第一信号以产生该第二信号，以及该中间级电路根据该第二信号以产生该第三信号。
3.如权利要求2所述的正反器电路，其特征在于，该输入级电路包含: 一反相器，其中该第一端点以及该第二端点为该反相器的一输入端点以及一输出端占.一第一开关，耦接于该反相器与一第一供应电压之间，用来根据该至少一控制信号以选择性地将该反相器连接到该第一供应电压；以及 一第二开关，耦接于该反相器与一第二供应电压之间，用来根据该至少一控制信号以选择性地将该反相器连接到该第二供应电压。
4.如权利要求3所述的正反器电路，其特征在于，还包括:` 一控制电路，用来接收一启动信号以及一频率信号，以产生该至少一控制信号，其中该启动信号用来表示该正反器电路目前是操作于该第一模式或是该第二模式。
5.如权利要求4所述的正反器电路，其特征在于，当该正反器电路操作于该第一模式时，该控制电路产生该至少一控制信号以关闭该第一开关与该第二开关以阻断该第一端点与该第二端点的连接；而当该正反器电路操作于该第二模式时，该至少一控制信号等于该频率信号。
6.如权利要求1所述的正反器电路，其特征在于，该中间级电路包含: 一反相器，其中该第二端点以及该第三端点为该反相器的一输入端点以及一输出端占.一第一开关，耦接于该反相器与一第一供应电压之间，用来根据该至少一控制信号以选择性地将该反相器连接到该第一供应电压；以及 一第二开关，耦接于该反相器与一第二供应电压之间，用来根据该至少一控制信号以选择性地将该反相器连接到该第二供应电压。
7.如权利要求6所述的正反器电路，其特征在于，还包括: 一控制电路，用来接收一启动信号以及一频率信号，以产生该至少一控制信号，其中该启动信号用来表示该正反器电路目前是操作于该第一模式或是该第二模式。
8.如权利要求7所述的正反器电路，其特征在于，当该正反器电路操作于该第一模式时，该控制电路产生该至少一控制信号以关闭该第一开关并开启该第二开关；而当该正反器电路操作于该第二模式时，该至少一控制信号等于该频率信号。
9.如权利要求2所述的正反器电路，其特征在于，该设定/重置电路包含: 一第一开关，耦接于该第三端点与一第一供应电压之间，用来根据该设定信号以选择性地将该第三端点连接到该第一供应电压； 一第二开关，耦接于该第二端点与该第一供应电压之间，用来根据该重置信号以选择性地将该第二端点连接到该第一供应电压；以及 一第三开关，耦接于该第二端点与一第二供应电压之间，用来根据该设定信号的一反相信号以选择性地将该第二端点连接到该第二供应电压。
10.如权利要求9所述的正反器电路，其特征在于，当该正反器电路操作于该第一模式时，该第一、第二、第三开关分别通过该设定信号、该重置信号以及该设定信号的该反相信号以决定该第三端点的该第三信号的电压准位；以及当该正反器电路操作于该第二模式时，该第一、第二、第三开关被关闭。
11.如权利要求1所述的`正反器电路，其特征在于，该正反器电路应用于一除频器中。
【文档编号】H03K3/356GK103532525SQ201310268932
【公开日】2014年1月22日 申请日期:2013年6月28日 优先权日:2012年6月28日
【发明者】张蕙如 申请人:慧荣科技股份有限公司