低脉冲输出电路及应用低脉冲输出电路的设备的制作方法
【专利摘要】本实用新型提供一种低脉冲输出电路及应用低脉冲输出电路的设备，包括：第一逻辑电路、电容C1、第二逻辑电路，延时电路、第三逻辑电路，所述第一逻辑电路的输入端输入电平转换信号，第一逻辑电路的输出端连接第一电源，第一逻辑电路的输出端通过电容C1连接第二逻辑电路的第一输入端，第二逻辑电路的第一输入端、第二输入端连接第二电源，第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端作为脉冲输出端，本实用新型能够将阶跃信号处理成低脉冲信号，并且能够根据实际需求调整设定脉冲信号的宽度。
【专利说明】低脉冲输出电路及应用低脉冲输出电路的设备
【技术领域】
[0001]本发明涉及脉冲转换【技术领域】，尤其涉及一种低脉冲输出电路及应用低脉冲输出电路的设备。
【背景技术】
[0002]当前业界电子系统中最常用的芯片就是MCU，MCU作为电子系统的控制枢纽需要很多触发信号作为代码运行的开始。但是外围的触发信号多是由高到低的电平转换，或者由低到高的电平转换，而MCU等处理芯片由于信号复用等原因需要输入短暂的脉冲信号。
[0003]由于当前业界的处理高低电平转换的单一性，极大影响了 MCU的输入复用性，无法合理利用MCU的中断接口资源。如在HDMI转MHL信号管理中，需要MCU对充电管理过程进行控制，但是由于HDMI转MHL系统的MCU的触发需要高低冲信号，若直接连接电源，当HDMI转MHL系统的管理MCU处于休眠状态时，不能满足唤醒MCU的要求；在AC电源的外部应用电路中，同样需要低脉冲信号来唤醒AC电源的外部应用电路，但由于AC电源是由高到低的电平转换信号，当MCU处于休眠状态时，AC电源不能满足唤醒MCU的要求。
[0004]因此，需要一种低脉冲输出电路及应用低脉冲输出电路的设备，以避免上述不足。
【发明内容】
[0005]本发明的目的在于提供一种低脉冲输出电路及应用低脉冲输出电路的设备，能够将低电平转高电平的阶跃信号处理成低脉冲信号，从而为MCU合理方便的接收触发信号提供技术基础。
[0006]为解决上述问题，本发明提供一种低脉冲输出电路，其特征在于，包括:第一逻辑电路、电容Cl、第二逻辑电路、延时电路以及第三逻辑电路，所述第一逻辑电路的输入端输入电平转换信号，第一逻辑电路的输出端连接第一电源，且第一逻辑电路的输出端通过电容Cl连接第二逻辑电路的输入端，第二逻辑电路的第一输入端及第二输入端连接第二电源，且第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端作为脉冲输出端。
[0007]进一步的，所述延时电路包括充电延时电路和放电延时电路，充电延时电路包括串联的电阻R3和电容C2，放电延时电路包括并联的电容C2和电阻R4，所述电容C2和电阻R4连接地端。
[0008]进一步的，所述第一电源通过电阻Rl连接第一逻辑电路的输出端，既能够将第一逻辑电路的输出端钳位在高电平，又能够起到限流的作用，防止因电流过高对第一逻辑电路的损害。
[0009]进一步的，所述第二电源通过电阻R2连接第二逻辑电路的第一输入端及第二输入端，既能够将第二逻辑电路的第一输入端及第二输入端钳位在高电平，又能够起到限流的作用，防止因电流过高对第二逻辑电路的损害，需要指出的是第二电源在经过电阻R2、第二逻辑电路及电阻R3后，产生的电流应当满足能够使第三逻辑电路导通，才能够才第三逻辑电路的输出端输出脉冲信号。
[0010]进一步的，所述第三电源通过电阻R5连接第三逻辑电路的输出端，其具体数值根据输出需要进行调整，既能够将第三逻辑电路和的输出端钳位在高电平，又能够起到限流的作用，防止因电流过高对第三逻辑电路的损害。
[0011]进一步的，所述第四电源通过电阻R6连接反相电路的输出端，既能够对反相电路的输出端提供高电平，又能够起到限流的作用防止因电流过高对反相电路的损害。
[0012]进一步的，所述第一电源、第二电源、第三电源及第四电源，满足高于本高脉冲输出电路的开机电压，即高于信号输入端电压。
[0013]作为本发明低脉冲输出电路的一种优选方式，所述RC延时电路包括由电阻R3和电容C2串联构成的充电延时电路，以及由电容C2和电阻R4并联构成的放电延时电路，电容C2及电阻R4接地端。采用此电路结构，既能够实现充电放电延时，同时电路结构又较为简单。
[0014]进一步的，所述第一逻辑电路采用具有N沟道的第一 MOS管，其栅极作为输入端连接电平转换信号，源极接地端，漏极作为输出端通过上拉电阻Rl连接第一电源及电容Cl ；所述第二逻辑电路采用具有P沟道的第二 MOS管，其栅极作为输入端连接电容Cl及第二电源，漏极作为输出端连RC接延时电路，源极作为第一输出端连接第二电源；所述第三逻辑电路采用具有N沟道的第三MOS管，其栅极作为输入端连接延时电路，其源极接地端，其漏极作为输出端且通过上拉电阻R5连接第三电源。
[0015]作为本发明低脉冲输出电路的一种变形，所述第一逻辑电路采用NPN三极管，其基极作为输入端连接电平转换信号，集电极接地端，发射极作为输出端连接第一电源及电容Cl ;第二逻辑电路采用PNP三极管，其基极作为第一输入端连接电容Cl及第二电源，发射极作为输出端连接延时电路，集电极作为第二输入端连接第二电源；第三逻辑电路采用NPN三极管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源，所述NPN三极管的基极与具有N沟道的第一 MOS管及第三MOS管的栅极连接方式相同，NPN三极管的集电极与具有N沟道的第一 MOS管及第三MOS管的源极连接方式相同，NPN三极管的发射极与具有N沟道的第一 MOS管及第三MOS管的漏极连接方式相同，所述PNP三极管的基极与具有P沟道的第二 MOS管的栅极连接方式相同，PNP三极管的集电极与具有P沟道第二 MOS管的源极连接方式相同，PNP三极管的发射极与具有P沟道的第二 MOS管的漏极连接方式相同。
[0016]进一步的，作为本发明低脉冲输出电路的一种变形，第一逻辑电路、第二逻辑电路及第三逻辑电路采用与门和反相器的组合电路，与门的输入端作为信号输入端，反相器的输出端作为信号输出端，电平转换信号由与门的输入端输入，由反相器的输出端输出，具体的，所述第一逻辑电路中与门的输入端输入电平转换信号，第一逻辑电路中反相器的输出端连接第一电源，且第一逻辑电路中反相器的输出端通过电容Cl连接第二逻辑电路中与门的第一输入端，第二逻辑电路中与门的第一输入端及第二输入端连接第二电源，且第二逻辑电路中反相器的输出端通过延时电路连接第三逻辑电路中与门的输入端，第三逻辑电路中反相器的输出端连接第三电源，第三逻辑电路中反相器的输出端作为脉冲输出端，采用此种结构的电路也能够满足要求，但相比而言，采用MOS管电路结构更为简单，成本更低。
[0017]其具体工作原理是:当第一 MOS管的栅极连接输入电平由低到高转换的时候，第一MOS管导通，电容Cl瞬间导通，第二MOS管的栅极短暂为低电平，第二MOS管导通，第二电源通过电阻R3对电容C2进行充电，延迟第三MOS管的导通时间，充电完成后第三MOS管的栅极变为高电平，从而第三MOS管导通，第三MOS管的漏极输出由高电平转为低电平。电容Cl由于电容效应，第二 MOS管恢复截止状态，电容C2通过电阻R4进行放电，因此第三MOS管的栅极电平被拉低，第三MOS管截止，第三MOS管的漏极输出由低电平恢复为高电平，因此第三MOS管的漏极输出端为低脉冲。其中，在放电过程中，电容C2与电阻R4构成的放电延时电路能够延迟第三MOS管的截止时间，通过调整电容C2与电阻R4的值能够控制延迟时间的长短，从而控制输出脉冲的宽度。
[0018]本发明还提供一种信号转换设备，包括HDMI转MHL系统，连接所述HDMI转MHL系统的MCU，连接所述MCU的低脉冲输出电路，所述低脉冲输出电路输入端用以连接HDMI电缆，当HDMI电缆连接如图2所示的低脉冲输出电路后，经过电路转换，将由低到高的HDMI电平信号转换为低脉冲后输出，唤醒处于休眠中的MCU，MCU管理控制HDMI转MHL系统，将输入系统的HDMI信号转换成为MHL信号后输出。当没有HDMI电缆连接时，脉冲转换电路不输出低脉冲信号，则MCU保持休眠状态，节省了 MCU资源，提高了 MCU的利用率。
[0019]本发明还提供一种低脉冲输出电路，包括电容Cl、第二逻辑电路，延时电路以及第三逻辑电路，电容Cl 一端连接第一电源，另一端连接所述第二逻辑电路的输入端，第二逻辑电路的输入端及第一输出端连接第二电源，第二逻辑电路的第二输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端作为脉冲输出端。
[0020]进一步的，所述延时电路包括充电延时电路和放电延时电路，充电延时电路包括串联的电阻R3和电容C2，放电延时电路包括并联的电容C2和电阻R4，所述电容C2和电阻R4连接地端。
[0021]进一步的，所述第二电源通过电阻R2连接第二逻辑电路的第一输入端及第二输入端，既能够将第二逻辑电路的第一输入端及第二输入端钳位在高电平，又能够起到限流的作用，防止因电流过高对第二逻辑电路的损害，需要指出的是第二电源在经过电阻R2、第二逻辑电路及电阻R3后，产生的电流应当满足能够使第三逻辑电路导通，才能够才第三逻辑电路的输出端输出脉冲信号。
[0022]进一步的，所述第三电源通过电阻R5连接第三逻辑电路的输出端，其具体数值根据输出需要进行调整，能够将第三逻辑电路和的输出端钳位在高电平。
[0023]进一步的，所述第四电源通过电阻R6连接反相电路的输出端，既能够对反相电路的输出端提供高电平，又能够起到限流的作用防止因电流过高对反相电路的损害。
[0024]进一步的，所述第一电源、第二电源、第三电源及第四电源，满足高于本高脉冲输出电路的开机电压，即高于信号输入端电压。
[0025]作为本发明一种低脉冲输出电路的一种优选方式，所述延时电路包括由电阻R3和电容C2串联构成的充电延时电路，以及由电容C2和电阻R4并联构成的放电延时电路，电容C2及电阻R4接地端。采用此电路结构，既能够实现充电放电延时，同时电路结构又较为简单。
[0026]进一步的，所述第二逻辑电路采用具有P沟道的第二 MOS管，其栅极作为输入端连接电容Cl及通过上拉电阻R2第二电源，漏极作为第二输出端连接RC延时电路，源极作为第一输出端连接第二电源；所述第三逻辑电路采用具有N沟道的第三MOS管，其栅极作为输入端连接延时电路，其源极接地端，其漏极连接第三电源且作为脉冲输出端。
[0027]进一步的，作为本发明低脉冲输出电路的一种变形，所述第二逻辑电路采用PNP三极管，其基极作为第一输入端连接电容Cl及第二电源，发射极作为输出端连接延时电路，集电极作为第二输入端连接第二电源；第三逻辑电路采用NPN三极管，其基极作为输入端，集电极接地端，发射极作为输出端且连接第三电源，所述PNP三极管的基极与P沟道的第二 MOS管的栅极连接方式相同，PNP三极管的集电极与P沟道的第二 MOS管的漏极连接方式相同，PNP三极管的发射极与P沟道的第二 MOS管源极连接方式相同；第三MOS管可以采用NPN三极管代替，其中NPN三极管的基极与N沟道的第三MOS管的栅极连接方式相同，NPN三极管的集电极与N沟道的第三MOS管的漏极连接方式相同，NPN三极管的发射极与N沟道的第三MOS管源极连接方式相同。
[0028]进一步的，作为本发明一种低脉冲输出电路的另一种变形，所述第二逻辑电路、第三逻辑电路采用与门和反相器的组合电路，第二逻辑电路中与门的第一输入端通过电容Cl后接入电平转换输入信号及连接第一电源，第二逻辑电路中与门的第一输入端连接第二电源，第二逻辑电路中与门的第二输入端连接第二电源，第二逻辑电路中反相器的输出端通过延时电路连接第三逻辑电路中与门的输入端，第三逻辑电路中反相器的输出端连接第三电源，同时作为低脉冲信号的输出端，采用此结构的电路也能够满足要求，但相比而言，采用MOS管电路结构更为简单，成本更低。
[0029]其具体工作原理是:当输入端输入电平由高到低转换时，电容Cl瞬间导通，第二MOS管的栅极短暂为低电平，第二 MOS管导通，第二电源通过第二 MOS管及电阻R3和电容C2，使第三MOS管栅极为高电平，第三MOS管导通，第三MOS管的输出由高电平转换为低电平，同时由于电容C2储存电荷，在充电过程中电容C2与电阻R3构成RC串联电路，延迟第三MOS管的打开时间，电容Cl由于电容效应，第二 MOS管恢复截止状态，电容C2与电阻R4并联并通过电阻R4进行放电，因此第三MOS管的栅极电平被拉低，第三MOS管截止，第三MOS管的漏极输出由低电平恢复为高电平，因此第三MOS管输出为低脉冲。其中，在放电过程中，电容C2与电阻R4构成的放电延时电路能够延迟第三MOS管的截止时间，通过调整电容C2与电阻R4的值能够控制延迟时间的长短，从而控制输出脉冲的宽度。
[0030]本发明还提供一种AC电子设备，包括:AC接口、MCU及其控制的功能电路、以及低脉冲输出电路，AC接口用于外接AC电源，所述低脉冲输出电路在AC电源从AC接口上拔出时为所述MCU提供低脉冲信号，MCU根据该低脉冲信号变换控制所述功能电路的方式，所述低脉冲输出电路的输入端连接AC电源，输出端连接所述MCU，当AC电源拨出时，产生由高到低的电平转换信号，从低脉冲输出电路的输入端输入，经过电路转换，产生低脉冲信号，低脉冲信号唤醒处于休眠状态中的MCU，从而控制外围功能电路的工作，平时MCU可以保证处于休眠状态，节省了 MCU资源，提高了 MCU的利用率。
[0031]本发明通过利用电容效应及延时电路的延时特性，结合逻辑电路的开关特点，能够将高电平转低电平的阶跃信号以及低电平转高电平的阶跃信号处理成低脉冲信号，并且能够根据实际需求通过设置延时电路的电容及电阻的数值来调整设定脉冲信号的宽度。
【专利附图】
【附图说明】
[0032]图1为本发明实施例一的电路原理图；
[0033]图2为本发明实施例一的具体电路图；
[0034]图3为本发明采用与门和反相器作为逻辑电路的示意图；
[0035]图4为本发明实施例二的电路原理图；
[0036]图5为本发明实施例二的具体电路图；
[0037]图6为本发明实施例三的原理图；
[0038]图7为本发明实施例四的原理图。
[0039]附图标记:S1 --第一电源，S2:第二电源，S3:第三电源，IN:电平信号输入端，OUT:脉冲输出端，Cl:电容Cl，100:第一逻辑电路，200:第二逻辑电路，300:延时电路，400 --第三逻辑电路。
【具体实施方式】
[0040]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0041]实施例一
[0042]请参照图1所示的本发明实施例一的电路原理图，包括:第一逻辑电路、电容Cl、第二逻辑电路，RC延时电路以及第三逻辑电路，所述第一逻辑电路的输入端作为电平信号输入端IN输入电平转换信号,第一逻辑电路的输出端连接第一电源,且第一逻辑电路的输出端通过电容Cl连接第二逻辑电路的第一输入端，第二逻辑电路的输入端及第二输入端连接第二电源，且第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端作为脉冲输出端0UT，所述第一电源、第二电源以及第三电源提供高电平。
[0043]当电平信号输入端IN输入由低到高的电平转换信号时，第一逻辑电路导通，电容Cl瞬间导通，第二逻辑电路短暂导通，第二电源输入的高电平通过第二逻辑电路及RC延时电路后使第三逻辑电路导通，第三逻辑电路的输出端输出由高电平转为低电平，由于电容Cl的电容效应，第二逻辑电路截止，RC延时电路进行放电，第三逻辑电路截止，第三逻辑电路的输出端输出由低电平恢复为高电平，因此本实施例输出低脉冲。
[0044]请参照图2所示的本发明实施例一的具体电路图，包括:第一逻辑电路具有N沟道的第一 MOS管，第二逻辑电路具有P沟道的第二 MOS管以及第三逻辑电路具有N沟道的第三MOS管，所述第一 MOS管的源极连接地端，漏极连接第一高电平，所述第一 MOS管的漏极通过电容Cl连接第二 MOS管的栅极，第二 MOS管的漏极和栅极连接第二高电平，第二 MOS管源极和第三MOS管栅极之间连接有RC延时电路，第三MOS管的源极接地端，漏极连接第三高电平，所述第三MOS管漏极连接。
[0045]所述第一电源通过上拉电阻Rl连接第一逻辑电路的输出端，既能够将第一逻辑电路的输出端钳位在高电平，又能够起到限流的作用，防止因电流过高对第一逻辑电路的损害。
[0046]所述第二电源通过上拉电阻R2连接第二逻辑电路的第一输入端及第二输入端，既能够将第二逻辑电路的第一输入端及第二输入端钳位在高电平，又能够起到限流的作用，防止因电流过高对第二逻辑电路的损害，需要指出的是第二电源在经过电阻R2、第二逻辑电路及电阻R3后，产生的电流应当满足能够使第三逻辑电路导通，才能够才第三逻辑电路的输出端输出脉冲信号。
[0047]所述第三电源通过上拉电阻R5连接第三逻辑电路的输出端，其具体数值根据输出需要进行调整，既能够将第三逻辑电路和的输出端钳位在高电平，又能够起到限流的作用，防止因电流过高对第三逻辑电路的损害。
[0048]所述延时电路包括电容C2和电阻R3串联构成的充电延时电路，用以延迟第三MOS管的导通；以及电容C2和电阻R4并联构成的放电延时电路，所述电容C2及电阻R4接地端，用以延迟第三MOS管的截止，同时R4还作为Q3的下拉电阻，用以提供第三MOS管输入端的低电平。
[0049]其具体工作原理为:当第一 MOS管的栅极连接输入电平由低到高转换的时候，第一 MOS管导通，电容Cl瞬间导通，第二 MOS管的栅极短暂为低电平，第二 MOS管导通，第二高电平通过电容R3对电容C2进行充电，延迟第三MOS管的导通时间，充电完成后第三MOS管的栅极变为高电平，从而第三MOS管导通，第三MOS管的漏极输出由高电平转为低电平。电容Cl由于电容效应，第二 MOS管恢复截止状态，电容C2通过电阻R4进行放电，因此第三MOS管的栅极电平被拉低，第三MOS管截止，第三MOS管的漏极输出由低电平恢复为高电平，因此第三MOS管输出端输出低脉冲。其中，在放电过程中，电容C2与电阻R4构成的放电延时电路能够延迟第三MOS管的截止时间，通过调整电容C2与电阻R4的值能够控制延迟时间的长短，从而控制输出脉冲的宽度。
[0050]本实施的通过利用电容效应及RC延时电路的延时特性，结合MOS管的逻辑电路特点，能够将低电平转高电平的阶跃信号处理成低脉冲信号，并且能够根据实际需求设定脉冲信号的宽度。
[0051]作为本实施例的一个变形，所述第一逻辑电路采用NPN三极管，其基极作为输入端连接电平转换信号，集电极接地端，发射极作为输出端连接第一电源及电容Cl ;第二逻辑电路采用PNP三极管，其基极作为第一输入端连接电容Cl及第二电源，发射极作为输出端连接延时电路，集电极作为第二输入端连接第二电源；第三逻辑电路采用NPN三极管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源，第一 MOS管第三MOS管所述NPN三极管的基极与N沟道MOS管的栅极连接方式相同，NPN三极管的集电极与N沟道MOS管的漏极连接方式相同，NPN三极管的发射极与N沟道MOS管源极连接方式相同，具有P沟道的第二 MOS管可以采用PNP三极管代替，其中PNP三极管的基极与P沟道MOS管的栅极连接方式相同，PNP三极管的集电极与P沟道MOS管的漏极连接方式相同，PNP三极管的发射极与P沟道MOS管源极连接方式相同，但考虑到NPN三极管的阻耗要大于N沟道的MOS管，PNP三极管的阻耗要大于P沟道的MOS管，因此优选采用本实施例中提供的MOS管作为逻辑电路。
[0052]如图3所示，作为本实施例的另外一个变形，所述第一逻辑电路、第二逻辑电路、第三逻辑电路采用与门和反相器的组合电路，第一逻辑电路、电容Cl、第二逻辑电路、延时电路以及第三逻辑电路，所述第一逻辑电路中与门的输入端输入电平转换信号，第一逻辑电路中反相器的输出端连接第一电源，且第一逻辑电路中反相器的输出端通过电容Cl连接第二逻辑电路中与门的输入端，第二逻辑电路中与门的第一输入端及第二输入端连接第二电源，且第二逻辑电路中反相器的输出端通过延时电路连接第三逻辑电路中与门的输入端，第三逻辑电路中反相器的输出端连接第三电源，第三逻辑电路中反相器的输出端作为脉冲输出端，采用此种结构的电路也能够满足要求，但相比而言，采用MOS管电路结构更为简单，成本更低。
[0053]实施例二
[0054]请参照如图4所示的本发明实施例二的电路原理图，包括电容Cl、第二逻辑电路，延时电路以及第三逻辑电路，电容Cl 一端连接第一电源，另一端连接所述第二逻辑电路的输入端，第二逻辑电路的输入端及第一输出端连接第二电源，第二逻辑电路的第二输出端通过RC延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端作为脉冲输出端OUT。
[0055]当输入由低到高的电平转换信号时，电容Cl瞬间导通，第二逻辑电路短暂导通，第二电源输入的高电平通过第二逻辑电路及RC延时电路后使第三逻辑电路导通，第三逻辑电路的输出端输出由高电平转为低电平，由于电容Cl的电容效应，第二逻辑电路截止，延时电路进行放电，第三逻辑电路截止，第三逻辑电路的输出端输出由低电平恢复为高电平，因此本实施例输出低脉冲。
[0056]请参照如图5所示的本发明实施例二的具体电路图，其中，第二逻辑电路具有P沟道的第二 MOS管，第三逻辑电路具有N沟道的第三MOS管，所述第二 MOS管的栅极通过电容Cl输入第一高电平，第二 MOS管的漏极和栅极连接第二高电平，第二 MOS管的源极和第三MOS管栅极之间连接有RC延时电路，第三MOS管的源极接地端，漏极连接第三高电平，且第三MOS管的漏极作为脉冲输出端OUT。
[0057]所述第二电源通过上拉电阻R2连接第二逻辑电路的第一输入端及第二输入端，既能够将第二逻辑电路的第一输入端及第二输入端钳位在高电平，又能够起到限流的作用，防止因电流过高对第二逻辑电路的损害。
[0058]所述第三电源通过上拉电阻R5连接第三逻辑电路的输出端，其具体数值根据输出需要进行调整，既能够将第三逻辑电路和的输出端钳位在高电平，又能够起到限流的作用，防止因电流过高对第三逻辑电路的损害。
[0059]所述延时电路包括电容C2和电阻R3串联构成的充电延时电路，用以延迟第三MOS管的导通；以及电容C2和电阻R4并联构成的放电延时电路，所述电容C2及电阻R4接地端，用以延迟第三MOS管的截止。
[0060]其具体工作原理为:当电容Cl连接输入电平由低到高转换的时候，电容Cl瞬间导通，第二 MOS管的栅极短暂为低电平，第二 MOS管导通，第二高电平通过电容R3对电容C2进行充电，延迟第三MOS管的导通时间，充电完成后第三MOS管的栅极变为高电平，从而第三MOS管导通，第三MOS管的漏极输出由高电平转为低电平。电容Cl由于电容效应，第二 MOS管恢复截止状态，电容C2通过电阻R4进行放电，因此第三MOS管的栅极电平被拉低，第三MOS管截止，第三MOS管的漏极输出由低电平恢复为高电平，因此第三MOS管漏极输出端输出低脉冲。其中，在放电过程中，电容C2与电阻R4构成的放电延时电路能够延迟第三MOS管的截止时间，通过调整电容C2与电阻R4的值能够控制延迟时间的长短，从而控制输出脉冲的宽度。
[0061]本实施的通过利用电容效应及延时电路的延时特性，结合逻辑电路的特点，能够将低电平转高电平的阶跃信号处理成低脉冲信号，并且能够根据实际需求设定脉冲信号的览度。
[0062]作为本实施例的一个变形，所述第二逻辑电路采用PNP三极管，其基极作为第一输入端连接电容Cl及第二电源，发射极作为输出端连接延时电路，集电极作为第二输入端连接第二电源；第三逻辑电路采用NPN三极管，其基极作为输入端，集电极接地端，发射极作为输出端且连接第三电源第二 MOS管第三MOS管，所述PNP三极管的基极与具有P沟道的第二 MOS管的栅极连接方式相同，PNP三极管的集电极与具有P沟道的第二 MOS管的源极连接方式相同，PNP三极管的发射极与具有P沟道的第二 MOS管的漏极连接方式相同；所述NPN三极管的基极与具有N沟道的第三MOS管的栅极连接方式相同，NPN三极管的集电极与具有N沟道的第三MOS管的源极连接方式相同，NPN三极管的发射极与具有N沟道的第三MOS管的漏极连接方式相同。但考虑到NPN三极管的阻耗要大于N沟道的MOS管，PNP三极管的阻耗要大于P沟道的MOS管，因此优选采用本实施例中提供的MOS管作为逻辑电路。
[0063]作为本实施例的另外一个变形，所述第二逻辑电路、第三逻辑电路采用与门和反相器的组合电路，第二逻辑电路中与门的第一输入端通过电容Cl后接入电平转换输入信号及连接第一电源，第二逻辑电路中与门的第一输入端连接第二电源，第二逻辑电路中与门的第二输入端连接第二电源，第二逻辑电路中反相器的输出端通过延时电路连接第三逻辑电路中与门的输入端，第三逻辑电路中反相器的输出端连接第三电源，同时作为低脉冲信号的输出端，采用此结构的电路也能够满足要求，但相比而言，采用MOS管电路结构更为简单，成本更低。
[0064]实施例三
[0065]请参照如图6所示的本发明实施例三的原理图，本实施例提供的信号转换设备包括用于接收HDMI信号并将其转换为MHL信号输出的HDMI转MHL系统、负责控制管理HDMI转MHL系统的MCU以及负责为MCU提供低脉冲信号的低脉冲输出电路，所述MCU连接的输入端连接所述低脉冲输出电路的输出端，所述MCU连接的控制输出端连接所述HDMI转MHL系统，所述低脉冲输出电路的输入端用以连接HDMI电缆。本实施例中，所述低脉冲输出电路采用图2所示的电路设计，本实施例提供的信号转换设备的工作过程如下:
[0066]当HDMI电缆连接如图2所示的低脉冲输出电路后，HDMI电缆输入的由低到高的HDMI电平信号被所述低脉冲输出电路转换为低脉冲信号后输出，可以唤醒处于休眠中的MCU, MCU进而管理控制HDMI转MHL系统工作，使其将输入的HDMI信号转换成为MHL信号后输出；
[0067]本实施例的有益效果:当没有HDMI电缆连接时，脉冲转换电路不输出低脉冲信号，则MCU保持休眠状态，节省了 MCU资源，提高了 MCU的利用率。
[0068]实施例四
[0069]请参照如图7所示的本发明实施例四AC电子设备的原理图,包括AC电源外围应用电路及控制AC电源外围应用电路的MCU，所述MCU连接有如图4所示的低脉冲输出电路，当AC电源拨出时，AC电源会产生由高到低的电平转换信号，经过电路转换，将由高到低的电平信号转换为低脉冲后输出，唤醒处于休眠状态中的MCU，MCU管理控制AC电源的外围应用电路，完成相应功能，如笔记本等设备，拨出AC电源后，MCU能控制必要电路进行工作，非必要电路进入休眠状态，降低了设备功耗，延长了电量的使用时间。
[0070]本实施例的有益效果:当没有AC电源拨出时，脉冲转换电路不输出低脉冲信号，则MCU能够保持休眠状态，节省了 MCU资源，提高了 MCU的利用率，同时当拨出AC电源后，MCU能控制必要电路进行工作，非必要电路进入休眠状态，降低了设备功耗，延长了电量的使用时间。
[0071]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种低脉冲输出电路，其特征在于，包括:第一逻辑电路、电容Cl、第二逻辑电路、延时电路以及第三逻辑电路，所述第一逻辑电路的输入端输入电平转换信号，第一逻辑电路的输出端连接第一电源，且第一逻辑电路的输出端通过电容Cl连接第二逻辑电路的输入端，第二逻辑电路的第一输入端及第二输入端连接第二电源，且第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端作为脉冲输出端。
2.根据权利要求1所述的低脉冲输出电路，其特征在于:所述第一逻辑电路采用具有N沟道的MOS管，其栅极作为输入端连接电平转换信号，源极接地端，漏极作为输出端连接第一电源及电容Cl ;第二逻辑电路采用具有P沟道的MOS管，其栅极作为第一输入端连接电容Cl及第二电源，漏极作为输出端连接延时电路，源极作为第二输入端连接第二电源；第三逻辑电路采用具有N沟道的MOS管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源；或者，所述第一逻辑电路采用NPN三极管，其基极作为输入端连接电平转换信号，集电极接地端，发射极作为输出端连接第一电源及电容Cl ;第二逻辑电路采用PNP三极管，其基极作为第一输入端连接电容Cl及第二电源，发射极作为输出端连接延时电路，集电极作为第二输入端连接第二电源；第三逻辑电路采用NPN三极管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源。
3.根据权利要求1所述的低脉冲输出电路，其特征在于:所述第一逻辑电路、第二逻辑电路、第三逻辑电路采用与门和反相器的组合电路，与门的输入端作为信号输入端，反相器的输出端作为信号输出端。
4.根据权利要求1至3中任一项所述的低脉冲输出电路，其特征在于:所述第一电源通与第一逻辑电路的输出端之间连接有电阻R1，所述第二电源与第二逻辑电路的第一输入端之间连接电阻R3，所述第三电源与第三逻辑电路的输出端之间连接电阻R5，用于钳位高电平且限制流通电流。
5.一种低脉冲输出电路，其特征在于，包括:电容Cl、第二逻辑电路，延时电路以及第三逻辑电路，电容Cl 一端连接第一电源，另一端连接所述第二逻辑电路的第一输入端，第二逻辑电路的输入端及第二输入端连接第二电源，第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端作为脉冲输出端。
6.根据权利要求5所述的低脉冲输出电路，其特征在于:所述第二逻辑电路采用具有P沟道的MOS管，其栅极作为第一输入端连接电容Cl及第二电源，漏极作为输出端连接延时电路，源极作为第二输入端连接第二电源；第三逻辑电路采用具有N沟道的MOS管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源；或者，所述第二逻辑电路采用PNP三极管，其基极作为第一输入端连接电容Cl及第二电源，发射极作为输出端连接延时电路，集电极作为第二输入端连接第二电源；第三逻辑电路采用NPN三极管，其基极作为输入端，集电极接地端，发射极作为输出端且连接第三电源。
7.根据权利要求5所述的低脉冲输出电路，其特征在于:所述第二逻辑电路、第三逻辑电路采用与门和反相器的组合电路，与门的输入端作为信号输入端，反相器的输出端作为信号输出端。
8.根据权利要求5至7中任一项所述的低脉冲输出电路，其特征在于:所述第一电源通与第一逻辑电路的输出端之间连接有电阻R1，所述第二电源与第二逻辑电路的输出端之间连接电阻R3，所述第三电源与第三逻辑电路的输出端之间连接电阻R5，用于钳位高电平且限制流通电流。
9.一种信号转换设备，其特征在于，包括:用于接收HDMI信号并将其转换为MHL信号输出的HDMI转MHL系统、控制HDMI转MHL系统工作的MCU以及如权利要求1?4中任一项所述的低脉冲输出电路，所述低脉冲输出电路为所述MCU提供低脉冲信号。
10.一种AC电子设备，其特征在于，包括:AC接口、MCU及其控制的功能电路、以及如权利要求5?8中任一项所述的低脉冲输出电路，AC接口用于外接AC电源，所述低脉冲输出电路在AC电源从AC接口上拔出时为所述MCU提供低脉冲信号，MCU根据该低脉冲信号变换控制所述功能电路的方式。
【文档编号】H03K19/0185GK204068924SQ201420395925
【公开日】2014年12月31日 申请日期:2014年7月17日 优先权日:2014年7月17日
【发明者】李树鹏 申请人:青岛歌尔声学科技有限公司