高脉冲输出电路及应用高脉冲输出电路的设备的制作方法
【专利摘要】本实用新型提供一种高脉冲输出电路及应用高脉冲输出电路的设备，包括：第一逻辑电路、电容C1、第二逻辑电路，RC延时电路、第三逻辑电路以及反相电路，所述第一逻辑电路的输入端输入电平转换信号，第一逻辑电路的输出端连接第一电源，第一逻辑电路的输出端通过电容C1连接第二逻辑电路的第一输入端，第二逻辑电路的第一输出端及第二输入端连接第二电源，第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端连接反相电路，反相电路的输出端作为脉冲信号的输出端并且连接第四电源，本电路能够为MCU合理方便的接收触发信号提供基础。
【专利说明】高脉冲输出电路及应用高脉冲输出电路的设备
【技术领域】
[0001]本发明涉及脉冲转换【技术领域】，尤其涉及一种高脉冲输出电路及应用高脉冲输出电路的设备。
【背景技术】
[0002]当前业界电子系统中最常用的芯片就是MCU，MCU作为电子系统的控制枢纽需要很多触发信号作为代码运行的开始。但是外围的触发信号多是由高到低的电平转换，或者由低到高的电平转换，而MCU等处理芯片由于信号复用等原因需要输入短暂的脉冲信号。
[0003]由于当前业界的处理高低电平转换的单一性，极大影响了 MCU的输入复用性，无法合理利用MCU的中断接口资源。如在电池充电管理中，需要MCU对充电管理过程进行控制，但是由于电池充电管理MCU的触发需要高脉冲信号，当充电管理MCU处于休眠状态时，若直接连接电源，不能满足唤醒高脉冲信号MCU的要求；在温度侦测设备中，需要MCU对温度侦测过程进行控制，但是由于温度侦测管理MCU的触发需要高脉冲信号，当温度侦测管理MCU处于休眠状态中时，开关闭合产生信号为由高到低转换的电平信号，不能满足温度侦测管理MCU的唤醒要求。
[0004]因此，需要一种高脉冲输出电路及应用高脉冲输出电路的设备，以避免上述缺陷。
【发明内容】
[0005]本发明的目的在于提供一种高脉冲输出电路及应用高脉冲输出电路的设备，能够将低电平转高电平的阶跃信号处理成高脉冲信号，从而节省MCU资源，提高了 MCU的利用效率。
[0006]为解决上述问题，本发明提供一种高脉冲输出电路，其特征在于，包括:第一逻辑电路、电容Cl、第二逻辑电路，RC延时电路、第三逻辑电路以及反相电路，所述第一逻辑电路的输入端输入电平转换信号，第一逻辑电路的输出端连接第一电源，第一逻辑电路的输出端通过电容Cl连接第二逻辑电路的第一输入端，第二逻辑电路的第一输入端及第二输入端连接第二电源，第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端连接反相电路，反相电路的输出端连接第四电源。
[0007]进一步的，所述第一电源通过电阻Rl连接第一逻辑电路的输出端，既能够将第一逻辑电路的输出端即电容Cl的输入端钳位在高电平，又能够起到限流的作用，防止因电流过高对第一逻辑电路的损害。
[0008]进一步的，所述第二电源通过电阻R2连接第二逻辑电路的第一输入端及第二输入端，既能够将第二逻辑电路的第一输入端及第二输入端钳位在高电平，又能够起到限流的作用，防止因电流过高对第二逻辑电路的损害，需要指出的是第二电源在经过电阻R2、第二逻辑电路及电阻R3后，产生的电流应当满足能够使第三逻辑电路导通，才能够才第三逻辑电路的输出端输出脉冲信号。
[0009]进一步的，所述第三电源通过电阻R5连接第三逻辑电路的输出端，其具体数值根据输出需要进行调整，既能够将第三逻辑电路和的输出端钳位在高电平，又能够起到限流的作用，防止因电流过高对第三逻辑电路的损害。
[0010]进一步的，所述第四电源通过电阻R6连接反相电路的输出端，既能够为反相电路的输出端提供高电，又能够起到限流的作用，防止因电流过高对反相电路造成损害。
[0011]进一步的，所述第一电源、第二电源、第三电源及第四电源高于脉冲输出电路的开机电压，即高于电平转换信号输入端的电压。
[0012]进一步的，在本发明提供的高脉冲输出电路中，所述第一逻辑电路可以具有N沟道的第一 MOS管，其栅极作为输入端连接电平转换信号，源极接地端，漏极作为输出端连接第一电源及电容Cl ;所述第二逻辑电路采用具有P沟道的第二 MOS管，其栅极作为第一输入端连接电容Cl及第二电源，漏极作为输出端连接延时电路，源极作为第二输入端连接第二电源；所述第三逻辑电路采用具有N沟道的第三MOS管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源。
[0013]进一步的，所述具有N沟道的第一 MOS管和第三MOS管可以采用NPN三极管代替，其中NPN三极管的基极与N沟道MOS管的栅极连接方式相同，NPN三极管的集电极与N沟道MOS管的漏极连接方式相同，NPN三极管的发射极与N沟道MOS管源极连接方式相同；所述P沟道的第二 MOS管可以采用PNP三极管代替，其中PNP三极管的基极与具有P沟道第二 MOS管的栅极连接方式相同，PNP三极管的集电极与P沟道的第二 MOS管的漏极连接方式相同，PNP三极管的发射极与P沟道的第二 MOS管源极连接方式相同，同样能够将输入的由低到高电平转换信号转换成高脉冲输出。
[0014]进一步的，所述第一逻辑电路、第二逻辑电路及第三逻辑电路采用与门和反相器的组合电路，与门的输入端作为信号输入端，反相器的输出端作为信号输出端，电平转换信号由与门的输入端输入，由反相器的输出端输出，具体的，所述第一逻辑电路中与门的第一输入端通过电容Cl后输入电平转换信号及第一电源,第一逻辑电路中与门的第二输入端连接第一电源，且第一逻辑电路中反相器的输出端通过电容Cl连接第二逻辑电路中与门的输入端，第二逻辑电路中与门的第一输入端及第二输入端连接第二电源，且第二逻辑电路中反相器的输出端通过延时电路连接第三逻辑电路中与门的输入端，第三逻辑电路中反相器的输出端连接第三电源，第三逻辑电路中反相器的输出端作为脉冲输出端，采用此种结构的电路也能够满足要求，但相比而言，采用MOS管电路结构更为简单，成本更低。
[0015]进一步的，所述反相电路包括第三逻辑电路的输出端连接的具有N沟道的第四MOS管以及电阻R5，能够将第三逻辑电路输出端的输出信号进行反相处理。
[0016]进一步的，所述延时电路包括电容C2和电阻R3串联构成的充电延时电路用来延迟第三MOS管的导通；和由电容C2和电阻R3并联组成的放电延时电路，用来延迟第三MOS管的截止。
[0017]进一步的，所述反相电路可以采用反相器连接第三逻辑的开关输出端的方式实现，同样能够将第三逻辑电路输出端的输出信号进行反相处理，满足脉冲输出需求。
[0018]其具体工作原理是:当第一 MOS管的栅极连接输入电平由低到高转换的时候，第一MOS管导通，电容Cl瞬间导通，第二 MOS管的栅极短暂为低电平，第二 MOS管导通，第二电源通过电容R3对电容C2进行充电，延迟第三MOS管的导通时间，充电完成后第三MOS管的栅极变为高电平，从而第三MOS管导通，第三MOS管的漏极输出由高电平转为低电平，经过反相电路处理，第四MOS管输出由低电平转换为高电平。电容Cl由于电容效应，第二MOS管恢复截止状态，电容C2通过电阻R4进行放电，因此第三MOS管的栅极电平被拉低，第三MOS管截止，第三MOS管的漏极输出由低电平恢复为高电平，第四MOS管的漏极输出由高电平恢复为低电平，从而第四MOS管的漏极输出为高脉冲。其中，在放电过程中，电容C2与电阻R4构成的放电延时电路能够延迟第三MOS管的截止时间，通过调整电容C2与电阻R4的值能够控制延迟时间的长短，从而控制输出脉冲的宽度。
[0019]本发明还提供一种应用高脉冲输出电路的充电设备，包括电池充电系统，以及与电池充电系统连接的充电电池及控制电池充电系统工作的MCU，所述MCU连接本发明实施例一提供的高脉冲输出电路，所述高脉冲输出电路的输入端连接充电电源，充电电源经过高脉冲输出电路的转换，从输出端输出高脉冲信号，唤醒处于休眠状态中的MCU，从而控制电池充电系统对充电电池进行充电。在没有电源连接时，MCU可以保持休眠状态，避免了MCU资源的浪费，提高了其工作效率。
[0020]本发明还提供一种高脉冲输出电路，包括:电容Cl、第二逻辑电路，延时电路、第三逻辑电路以及反相电路，电容Cl 一端连接第一电源并作为电平转换信号的输入端，另一端连接所述第二逻辑电路的第一输入端，第二逻辑电路的第一输入端和第二输入端连接第二电源，第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端连接反相电路，反相电路的输出端连接第四电源。
[0021]进一步的，所述电容Cl的输入端通过电阻Rl连接第一电源，能够将电容Cl的输入端钳位在高电平，同时又能够起到限流的作用。
[0022]进一步的，所述第二电源通过电阻R2连接第二逻辑电路的第一输入端及第二输入端，既能够将第二逻辑电路的第一输入端及第二输入端钳位在高电平，又能够起到限流的作用，防止因电流过高对第二逻辑电路的损害需要指出的是第二电源在经过电阻R2、第二逻辑电路及电阻R3后，产生的电流应当满足能够使第三逻辑电路导通，才能够才第三逻辑电路的输出端输出脉冲信号。
[0023]进一步的，所述第三电源通过电阻R5连接第三逻辑电路的输出端，其具体数值根据输出需要进行调整，既能够将第三逻辑电路和的输出端钳位在高电平，又能够起到限流的作用，防止因电流过高对第三逻辑电路的损害。
[0024]进一步的，所述第四电源通过电阻R6连接反相电路的输出端，既能够为反相电路的输出端提供高电，又能够起到限流的作用，防止因电流过高对反相电路造成损害。
[0025]进一步的，所述延时电路包括电容C2和电阻R3串联构成的充电延时电路和由电容C2和电阻R3并联组成的放电延时电路，采用此种电路，既能满足要求，且结构简单，还能够根据电容C2和电阻R3的值调整设定脉冲宽度。
[0026]进一步的，所述第二逻辑电路采用具有P沟道的第二 MOS管，其栅极作为第一输入端连接电容Cl及第二电源，漏极作为输出端连接延时电路，源极作为第二输入端连接第二电源；所述第三逻辑电路采用具有N沟道的第三MOS管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源。
[0027]进一步的，所述P沟道的第二 MOS管可以采用PNP三极管代替，其中PNP三极管的基极与P沟道MOS管的栅极连接方式相同，PNP三极管的集电极与P沟道MOS管的漏极连接方式相同，PNP三极管的发射极与P沟道MOS管源极连接方式相同；第三MOS管可以采用NPN三极管代替，其中NPN三极管的基极与N沟道MOS管的栅极连接方式相同，NPN三极管的集电极与N沟道MOS管的漏极连接方式相同，NPN三极管的发射极与N沟道MOS管源极连接方式相同，同样能够将输入的由低到高电平转换信号转换成高脉冲输出。
[0028]进一步的，所述第二逻辑电路中与门的第一输入端通过电容Cl后接入电平转换输入信号及连接第一电源，第二逻辑电路中与门的第一输入端连接第二电源，第二逻辑电路中与门的第二输入端连接第二电源，第二逻辑电路中反相器的输出端通过延时电路连接第三逻辑电路中与门的输入端，第三逻辑电路中反相器的输出端连接第三电源，同时作为低脉冲信号的输出端，采用此结构的电路也能够满足要求，但相比而言，采用MOS管电路结构更为简单，成本更低。
[0029]进一步的，所述反相电路包括第三逻辑电路的输出端连接的具有N沟道的第四MOS管以及电阻R5，能够将第三逻辑电路输出端的输出信号进行反相处理。
[0030]其具体工作原理是:当输入端输入电平由高到低转换时，电容Cl瞬间导通，第二MOS管的栅极短暂为低电平，第二 MOS管导通，第二电源通过第二 MOS管及电阻R3和电容C2，使第三MOS管栅极为高电平，第三MOS管导通，第三MOS管的输出由高电平转换为低电平，第四MOS管的输出由低电平转换为高电平，同时由于电容C2储存电荷，在充电过程中电容C2与电阻R3构成RC串联电路，延迟第三MOS管的打开时间，电容Cl由于电容效应，第二MOS管恢复截止状态，电容C2与电阻R4并联并通过电阻R4进行放电，因此第三MOS管的栅极电平被拉低，第三MOS管截止，第三MOS管的漏极输出由低电平恢复为高电平，第四MOS管输出由高电平恢复为低电平。其中，在放电过程中，电容C2与电阻R4构成的放电延时电路能够延迟第三MOS管的截止时间，通过调整电容C2与电阻R4的值能够控制延迟时间的长短，从而控制输出脉冲的宽度。
[0031]本发明还提供一种应用高脉冲输出电路的温度侦测设备，包括温度侦测电路电路、用于控制温度侦测电路工作的MCU，所述MCU连接高脉冲输出电路，所述高脉冲输出电路的输入端设有开关，闭合开关，在开关闭合的同时产生由高到低的电平转换信号，经过高脉冲输出电路的转换后，形成高脉冲输出，唤醒处于休眠状态跌MCU，从而控制温度侦测电路的工作，按照设定好的参数进行温度侦测。平时MCU可以保持休眠状态，避免了 MCU资源的浪费，提高了其工作效率。
[0032]本发明通过利用电容效应及RC电路的延时特性，结合MOS管的逻辑电路特点，能够将高电平转低电平的阶跃信号以及低电平转高电平的阶跃信号处理成高脉冲信号，并且能够根据实际需求调整设定脉冲信号的宽度，为MCU合理方便地接收触发信号提供技术基础，能够有效地节省MCU的中断接口资源，提高了 MCU的有效利用率。
【专利附图】
【附图说明】
[0033]图1为本发明实施例一的电路原理图；
[0034]图2为本发明实施例一的具体电路图；
[0035]图3为本发明采用与门和反相器作为逻辑电路的示意图；
[0036]图4为本发明实施例二的电路原理图；
[0037]图5为本发明实施例二的具体电路图；
[0038]图6为本发明实施例三的原理图；
[0039]图7为本发明实施例四的原理图。
[0040]附图标记:S1:第一电源，S2:第二电源，S3:第三电源，S4:第四电源，IN:电平转换信号输入端，OUT:脉冲输出端，100:第一逻辑电路，200:第二逻辑开关，300:延时电路，400:第三逻辑电路，500:反相电路，Cl:电容Cl，Ql:第一 MOS管，Q2:第二 MOS管，Q3:第三MOS管，Q4:第四MOS管。
【具体实施方式】
[0041]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0042]实施例一
[0043]请参照图1所示的本发明实施例一的电路原理图，本实施例提供一种高脉冲输出电路，包括第一逻辑电路100、电容Cl、第二逻辑电路200，延时电路300、第三逻辑电路400以及反相电路500，所述第一逻辑电路100的输入端作为电平转换信号输入端IN，输入电平转换信号，第一逻辑电路100的输出端连接第一电源SI，第一逻辑电路100的输出端通过电容Cl连接第二逻辑电路200的第一输入端，第二逻辑电路200的第二输入端连接第二电源S2，第二逻辑电路200的输出端通过延时电路300连接第三逻辑电路400的第一输入端，第三逻辑电路400的第二输入端连接第三电源S3第三电源S3，第三逻辑电路400的输出端连接反相电路500，反相电路500的输出端连接第四电源S4第四电源S4，反相电路500的输出端作为脉冲输出端0UT，所述第一电源S1、第二电源S2、第三电源S3第三电源S3及第四电源S4第四电源S4提供高电平。
[0044]当输入由低到高的电平转换信号时，第一逻辑电路100导通，电容Cl导通，第二逻辑电路200短暂导通，第二电源S2输入的高电平通过第二逻辑电路200及RC电路后使第三逻辑电路400导通，第三逻辑电路400的输出端输出由高电平转为低电平，通过反相电路500处理后输出由低电平转换为高电平，由于电容Cl的电容效应，第二逻辑电路200截止，RC电路进行放电，第三逻辑电路400截止，第三逻辑电路400的输出端输出由低电平恢复为高电平，经过反相电路500处理，输出由高电平恢复为低电平，因此脉冲输出端OUT的输出为闻脉冲。
[0045]请参照图2所示的本发明实施例一的具体电路图，包括:具有N沟道的第一MOS管Q1、具有P沟道的第二 MOS管Q2、具有N沟道的第三MOS管Q3以及具有N沟道的第四MOS管Q4，所述第一 MOS管Ql的源极连接地端，漏极连接第一电源SI，所述第一 MOS管Ql的漏极通过电容Cl连接第二 MOS管Q2的栅极，第二 MOS管Q2的漏极和栅极连接第二电源S2，第二 MOS管Q2源极和第三MOS管Q3栅极之间连接有RC延时电路300，第三MOS管Q3的源极接地端，漏极连接第三电源S3，所述第三MOS管Q3漏极连接第四MOS管Q4的栅极，第四MOS管Q4的源极接地端。
[0046]所述延时电路300包括电容C2和电阻R3串联构成的充电延时电路300，用以延迟第三MOS管Q3的导通；以及电容C2和电阻R4并联构成的放电延时电路300，所述电容C2及电阻R4接地端，用以延迟第三MOS管Q3的截止。通过调节电容C2及电阻R4的值，可以调整设定输出脉冲的宽度。
[0047]其具体工作原理为:当第一 MOS管Ql的栅极连接输入电平由低到高转换的时候，第一 MOS管Ql导通，电容Cl瞬间导通，第二 MOS管Q2的栅极短暂为低电平，第二 MOS管Q2导通，第二电源S2通过电容R3对电容C2进行充电，延迟第三MOS管Q3的导通时间，充电完成后第三MOS管Q3的栅极变为高电平，从而第三MOS管Q3导通，第三MOS管Q3的漏极输出由高电平转为低电平，经过反相电路500处理，第四MOS管Q4输出由低电平转换为高电平。电容Cl由于电容效应，第二 MOS管Q2恢复截止状态，电容C2通过电阻R4进行放电，因此第三MOS管Q3的栅极电平被拉低，第三MOS管Q3截止，第三MOS管Q3的漏极输出由低电平恢复为高电平，经过电阻R5与第四MOS管Q4的反相作用，第四MOS管Q4漏极输出由高电平恢复为低电平，从而第四MOS管Q4的漏极输出为高脉冲。其中，在放电过程中，电容C2与电阻R4构成的放电延时电路300能够延迟第三MOS管Q3的截止时间，通过调整电容C2与电阻R4的值能够控制延迟时间的长短，从而控制输出脉冲的宽度。
[0048]本实施的通过利用电容效应及RC电路的延时特性，结合MOS管的逻辑电路特点，能够将低电平转高电平的阶跃信号处理成高脉冲信号，并且能够根据实际需求设定脉冲信号的宽度，为MCU合理方便地接收触发信号提供技术基础，能够有效地节省MCU的中断接口资源。
[0049]作为本实施例的一个变形，具有N沟道的第一 MOS管Ql和第三MOS管Q3可以采用NPN三极管代替，其中NPN三极管的基极与N沟道MOS管的栅极连接方式相同，NPN三极管的集电极与N沟道MOS管的漏极连接方式相同，NPN三极管的发射极与N沟道MOS管源极连接方式相同，具有P沟道的第二 MOS管Q2可以采用PNP三极管代替，其中PNP三极管的基极与P沟道MOS管的栅极连接方式相同，PNP三极管的集电极与P沟道MOS管的漏极连接方式相同，PNP三极管的发射极与P沟道MOS管源极连接方式相同，同样能够实现将由低到高电平转换信号处理后输出高脉冲，但考虑到NPN三极管的阻耗要大于N沟道的MOS管，PNP三极管的阻耗要大于P沟道的MOS管，因此优选采用本实施例中提供的MOS管作为逻辑电路。
[0050]请参照如图3所示的，本发明采用与门和反相器作为逻辑电路的示意图，作为本实施例的另外一个变形，，所述第一逻辑电路、第二逻辑电路及第三逻辑电路采用与门和反相器的组合电路，与门的输入端作为信号输入端，反相器的输出端作为信号输出端，电平转换信号由与门的输入端输入，由反相器的输出端输出，具体的，所述第一逻辑电路中与门的第一输入端通过电容Cl后输入电平转换信号及第一电源,第一逻辑电路中与门的第二输入端连接第一电源，且第一逻辑电路中反相器的输出端通过电容Cl连接第二逻辑电路中与门的输入端，第二逻辑电路中与门的第一输入端及第二输入端连接第二电源，且第二逻辑电路中反相器的输出端通过延时电路连接第三逻辑电路中与门的输入端，第三逻辑电路中反相器的输出端连接第三电源，第三逻辑电路中反相器的输出端作为脉冲输出端，采用此种结构的电路也能够满足要求，但相比而言，采用MOS管电路结构更为简单，成本更低。
[0051]实施例二
[0052]请参照如图4所示的本发明实施例二的电路原理图，本实施例提供另一种高脉冲输出电路，包括:电容Cl、第二逻辑电路200，延时电路300、第三逻辑电路400以及反相电路500，电容Cl 一端连接第一电源SI并作为电平转换信号的输入端，另一端连接所述第二逻辑电路200的第一输入端，第二逻辑电路200的第一输入端和第二输入端连接第二电源S2，第二逻辑电路200的输出端通过延时电路300连接第三逻辑电路400的输入端，第三逻辑电路400的输出端连接第三电源S3第三电源S3，第三逻辑电路400的输出端连接反相电路500，反相电路500的输出端连接第四电源S4第四电源S4。
[0053]当输入由低到高的电平转换信号时，电容Cl瞬间导通，第二逻辑电路200短暂导通，第二电源S2输入的高电平通过第二逻辑电路200及RC电路后使第三逻辑电路400导通，第三逻辑电路400的输出端输出由高电平转为低电平，通过反相电路500处理后输出由低电平转换为高电平，由于电容Cl的电容效应，第二逻辑电路200截止，RC电路进行放电，第三逻辑电路400截止，第三逻辑电路400的输出端输出由低电平恢复为高电平，经过反相电路500处理，输出由高电平恢复为低电平，因此本实施例脉冲输出端OUT输出高脉冲。
[0054]请参照如图5所示的本发明实施例二的具体电路图，包括:具有P沟道的第二 MOS管Q2和具有N沟道的第三MOS管Q3和第四MOS管Q4，所述第二 MOS管Q2的栅极通过电容Cl输入第一电源SI，第二 MOS管Q2的漏极和栅极连接第二电源S2，第二 MOS管Q2源极和第三MOS管Q3栅极之间连接有RC延时电路300，第三MOS管Q3的源极接地端，漏极连接第三电源S3及第四MOS管Q4的栅极，第四MOS管Q4的漏极连接第四电源S4第四电源S4且作为脉冲输出端。
[0055]所述延时电路300包括电容C2和电阻R3串联构成的充电延时电路300，用以延迟第三MOS管Q3的导通；以及电容C2和电阻R4并联构成的放电延时电路300，所述电容C2及电阻R4接地端，用以延迟第三MOS管Q3的截止。通过调节电容C2及电阻R4的值，可以调整设定输出脉冲的宽度。
[0056]其具体工作原理为:当电容Cl连接输入电平由低到高转换的时候，电容Cl瞬间导通，第二 MOS管Q2的栅极短暂为低电平，第二 MOS管Q2导通，第二电源S2通过电容R3对电容C2进行充电，延迟第三MOS管Q3的导通时间，充电完成后第三MOS管Q3的栅极变为高电平，从而第三MOS管Q3导通，第三MOS管Q3的漏极输出由高电平转为低电平，经过反相电路500处理，第四MOS管Q4输出由低电平转换为高电平。电容Cl由于电容效应，第二MOS管Q2恢复截止状态，电容C2通过电阻R4进行放电，因此第三MOS管Q3的栅极电平被拉低，第三MOS管Q3截止，第三MOS管Q3的漏极输出由低电平恢复为高电平，第四MOS管Q4的漏极输出由高电平恢复为低电平，从而第四MOS管Q4的漏极输出为高脉冲。其中，在放电过程中，电容C2与电阻R4构成的放电延时电路300能够延迟第三MOS管Q3的截止时间，通过调整电容C2与电阻R4的值能够控制延迟时间的长短，从而控制输出脉冲的宽度。
[0057]本实施的通过利用电容效应及RC电路的延时特性，结合MOS管的逻辑电路特点，能够将高电平转低电平的阶跃信号处理成高脉冲信号，并且能够根据实际需求设定脉冲信号的宽度，为MCU合理方便地接收触发信号提供技术基础，能够有效地节省MCU的中断接口资源。
[0058]作为本实施例的一个变形，具有N沟道的第三MOS管Q3和第四MOS管Q4可以采用NPN三极管代替，其中NPN三极管的基极与N沟道MOS管的栅极连接方式相同，NPN三极管的集电极与N沟道MOS管的漏极连接方式相同，NPN三极管的发射极与N沟道MOS管源极连接方式相同，具有P沟道的第二 MOS管Q2可以采用PNP三极管代替，其中PNP三极管的基极与P沟道MOS管的栅极连接方式相同，PNP三极管的集电极与P沟道MOS管的漏极连接方式相同，PNP三极管的发射极与P沟道MOS管源极连接方式相同，同样能够实现将由低到高电平转换信号处理后输出高脉冲，但考虑到NPN三极管的阻耗要大于N沟道的MOS管，PNP三极管的阻耗要大于P沟道的MOS管，因此优选采用本实施例中提供的MOS管作为逻辑电路。
[0059]作为本实施例的另外一个变形，所述第二逻辑电路及第三逻辑电路采用与门和反相器组合的方式实现，具体的，所述第二逻辑电路中与门的第一输入端通过电容Cl后接入电平转换输入信号及连接第一电源，第二逻辑电路中与门的第一输入端连接第二电源，第二逻辑电路中与门的第二输入端连接第二电源，第二逻辑电路中反相器的输出端通过延时电路连接第三逻辑电路中与门的输入端，第三逻辑电路中反相器的输出端连接第三电源，同时作为低脉冲信号的输出端，采用此结构的电路也能够满足要求，但相比而言，采用MOS管电路结构更为简单，成本更低。
[0060]实施例三
[0061]请参照如图6所示的本发明实施例三原理图，本实施例提供一种应用高脉冲输出电路的充电设备，包括电池充电系统，以及与电池充电系统连接的电池组及控制电池充电系统工作的MCU，所述MCU连接如图2所示高脉冲输出电路，所述高脉冲输出电路的输入端连接充电电源，充电电源经过高脉冲输出电路的转换，从脉冲信号的输出端输出高脉冲信号，用于唤醒处于休眠状态中的MCU，从而通过MCU控制电池充电系统对电池组进行充电。在没有电源连接时，MCU可以保持休眠状态，避免了 MCU资源的浪费，提高了其工作效率。
[0062]实施例四
[0063]请参照如图7所示的本发明实施例四原理图，本实施例提供一种应用高脉冲输出电路的温度侦测电路，包括温度侦测电路，用于控制温度侦测电路工作的MCU，所述MCU连接如图4所示的高脉冲输出电路。所述高脉冲输出电路的输入端设有开关，当闭合开关时，产生由高到低的电平转换信号，经过高脉冲输出电路的转换后，形成高脉冲输出，唤醒处于休眠状态跌MCU，从而控制温度侦测电路的工作，按照设定好的参数进行温度侦测，并进行热保护。在平时不使用时，MCU可以保持休眠状态，避免了 MCU资源的浪费，提高了其工作效率。
[0064]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种高脉冲输出电路，其特征在于，包括:第一逻辑电路、电容Cl、第二逻辑电路，延时电路、第三逻辑电路以及反相电路，所述第一逻辑电路的输入端输入电平转换信号，第一逻辑电路的输出端连接第一电源，第一逻辑电路的输出端通过电容Cl连接第二逻辑电路的第一输入端，第二逻辑电路的第一输入端及第二输入端连接第二电源，第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端连接反相电路，反相电路的输出端连接第四电源。
2.根据权利要求1所述的高脉冲输出电路，其特征在于:所述第一逻辑电路采用具有N沟道的MOS管，其栅极作为输入端连接电平转换信号，源极接地端，漏极作为输出端连接第一电源及电容Cl ;第二逻辑电路采用具有P沟道的MOS管，其栅极作为第一输入端连接电容Cl及第二电源，漏极作为输出端连接延时电路，源极作为第二输入端连接第二电源；第三逻辑电路采用具有N沟道的MOS管，其栅极作为输入端，其源极接地端，其漏极作为脉冲输出端并且连接有第三电源；或者，所述第一逻辑电路采用NPN三极管，其基极作为输入端连接电平转换信号，集电极接地端，发射极作为输出端连接第一电源及电容Cl ;第二逻辑电路采用PNP三极管，其基极作为第一输入端连接电容Cl及第二电源，发射极作为输出端连接延时电路，集电极作为第二输入端连接第二电源；第三逻辑电路采用NPN三极管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源。
3.根据权利要求1所述的高脉冲输出电路，其特征在于:所述第一逻辑电路、第二逻辑电路、第三逻辑电路采用与门和反相器构成的组合电路，与门的输入端作为信号输入端，反相器的输出端作为信号输出端。
4.根据权利要求6所述的高脉冲输出电路，其特征在于:所述第一逻辑电路与第一电源之间接有电阻R1，第二逻辑电路与第二电源之间接有电阻R2，第三逻辑电路与第三电源之间接有电阻R5，反相电路与第四电源之间接有阻R6，用于钳位高电平且限制流通电流。
5.根据权利要求1所述的高脉冲输出电路，其特征在于:所述反相电路采用具有N沟道的MOS管组合电阻R5、NPN三极管组合电阻R5或者反相器中的一种。
6.一种高脉冲输出电路，其特征在于，包括:电容Cl、第二逻辑电路，延时电路、第三逻辑电路以及反相电路，电容Cl 一端连接第一电源并作为电平转换信号的输入端，另一端连接所述第二逻辑电路的第一输入端，第二逻辑电路的第一输入端和第二输入端连接第二电源，第二逻辑电路的输出端通过延时电路连接第三逻辑电路的输入端，第三逻辑电路的输出端连接第三电源，第三逻辑电路的输出端连接反相电路，反相电路的输出端作为脉冲输出端并且连接第四电源。
7.根据权利要求6所述的高脉冲输出电路，其特征在于:所述第二逻辑电路采用具有P沟道的MOS管，其栅极作为第一输入端连接电容Cl及第二电源，漏极作为输出端连接延时电路，源极作为第二输入端连接第二电源；第三逻辑电路采用具有N沟道的MOS管，其栅极作为输入端，其源极接地端，其漏极作为输出端且连接第三电源；或者，所述第二逻辑电路采用PNP三极管，其基极作为第一输入端连接电容Cl及第二电源，发射极作为输出端连接延时电路，集电极作为第二输入端连接第二电源；第三逻辑电路采用NPN三极管，其基极作为输入端，集电极接地端，发射极作为输出端且连接第三电源。
8.根据权利要求6所述的高脉冲输出电路，其特征在于:所述第第二逻辑电路与第二电源之间接有电阻R2，第三逻辑电路与第三电源之间接有电阻R5，反相电路与第四电源之间接有电阻R6，用于钳位高电平且限制流通电流。
9.一种电池充电设备，包括电池充电系统、用于控制电池充电系统工作的MCU以及连接所述MCU的如权利要求1?5中任一项所述的高脉冲输出电路，高脉冲输出电路的输入端作为电平轮换信号输入端，脉冲信号输出端连接所述MCU，用于唤醒处于休眠状态中的MCU。
10.一种温度侦测设备，包括温度侦测电路、用于控制温度侦测电路工作的MCU以及连接如权利要求6?8中任一项所述的高脉冲输出电路，高脉冲输出电路的输入端作为电平轮换信号输入端，脉冲信号输出端连接所述MCU，用于唤醒处于休眠状态中的MCU。
【文档编号】H03K19/0185GK204031120SQ201420396630
【公开日】2014年12月17日 申请日期:2014年7月17日 优先权日:2014年7月17日
【发明者】李树鹏 申请人:青岛歌尔声学科技有限公司