用于音频前端的多级开关电容器DC阻断电路的制作方法

本申请要求2014年3月31日提交的美国专利申请第14/230,909号的权益，其全部内容通过引用合并于此。

技术领域

本发明涉及DC阻断放大器，并且更加具体地涉及多级开关电容器DC阻断放大器。

背景技术：

对于从各种用户设备提供高质量的音频和视频的需求不断增加。例如，手持式设备现在能够渲染高清视频并且输出高质量的多信道音频。这样的设备通常需要音频放大器，音频放大器被设计成提供高质量的信号放大。

在典型的设备实现中，提供具有高通滤波的集成放大器用于音频应用。例如，高通滤波在放大之前从麦克风输入信号中去除DC分量。高通滤波可以使用DC阻断电容器减小系统的成本和电路板面积。

技术实现要素：

在一个实施例中，公开了一种集成DC阻断放大器电路。集成DC阻断放大器电路包括：被配置成差分放大器模式并且至少具有正输入和负输入的运算放大器；以及至少第一和第二两级开关电容器电路，每个两级开关电容器电路包括第一级电路和第二级电路，其中第一两级开关电容器电路连接至运算放大器的正反馈路径，并且第二两级开关电容器电路连接至运算放大器的负反馈路径，其中第一级电路以相对低的开关频率被开关，而第二级电路以相对高的开关频率被开关。

在另一实施例中，公开了一种用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的方法。方法包括：确定两级开关电容电路的第一级的第一采样频率在音频信号的最小采样率以上，但是在相对低的频率；确定两级开关电容电路的第二级的第二采样频率在音频信号的最小采样率以上，但是在相对高的频率；分别以第一采样频率和第二采样频率驱动第一级和第二级。

在又一实施例中，公开了一种用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的装置。装置包括：用于确定两级开关电容电路的第一级的第一采样频率在音频信号的最小采样率以上、但是在相对低的频率的装置；用于确定两级开关电容电路的第二级的第二采样频率在音频信号的最小采样率以上、但是在相对高的频率的装置；用于分别以第一采样频率和第二采样频率来驱动第一级和第二级的装置。

在又一实施例中，公开了一种用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的装置。装置通常包括：用于确定两级开关电容电路的第一级的第一采样频率在音频信号的最小采样率以上、但是在相对低的频率的装置；用于确定两级开关电容电路的第二级的第二采样频率在音频信号的最小采样率以上、但是在相对高的频率的装置；用于在音频信号的最小采样率以上、但是以相对低的频率来驱动第一级的装置；以及用于在音频信号的最小采样率以上、但是以相对高的频率来驱动第二级的装置。

本发明的其他特征和优点根据作为示例说明本发明的各个方面的本描述应当很清楚。

附图说明

关于本发明的结构和操作二者的本发明的细节可以部分通过所附附图的学习来收集，在附图中，相似的附图标记指代相似的部分，并且在附图中：

图1是图示根据本发明的一个实施例的DC阻断放大器电路的功能框图；

图2是第一级开关电容器电路的示例；

图3是根据本发明的一个实施例的配置有用于在小的寄生电容的情况下生成大的电阻的有源元件的输入混叠滤波器的示意图；

图4时根据本发明的一个实施例的配置有用于在小的寄生电容的情况下生成大的电阻的有源元件的输入混叠滤波器的示意图；

图5是根据本发明的一个实施例的部分驻留在抗混叠滤波器中并且部分驻留在抗混叠滤波器中的PMOS电路的示意图；

图6是根据本发明的另一实施例的能够部分驻留在抗混叠滤波器中并且部分驻留在抗混叠滤波器中的NMOS电路的示意图；以及

图7是根据本发明的一个实施例的用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的流程图。

具体实施方式

如以上描述的，在典型的设备实现中，提供具有高通滤波的集成放大器用于音频应用以在放大之前从麦克风输入信号中去除DC分量。高通滤波器可以使用单级DC阻断开关电容器电路和无源抗混叠滤波器。然而，单级开关电容器电路在低频处具有差的混叠拒绝和线性性能。另外，无源抗混叠滤波器很大，成本很高，并且可能引入噪声。

本文中描述的某些实施例提供一种DC阻断放大器，其包括：(1)针对每个级具有不同的开关时钟频率的多级开关电容器电路；以及(2)多个有源混叠滤波器，用于在小的寄生电容的情况下生成大的电阻。在阅读本描述之后，应当很清楚如何在各种实现和应用中实现本发明。虽然本文中将描述本发明的各种实现，然而应当理解，这些实现被呈现仅作为示例，而非限制。因此，各种实现的本详细描述不应当被理解为限制本发明的范围或幅度。

图1是图示根据本发明的一个实施例的DC阻断放大器电路100的功能框图。DC阻断放大器电路100包括集成电路102，集成电路102可以包括运算放大器110和DC阻断电容器C_IN1、C_IN2。DC阻断电容器可以放置在集成电路102内部以减小电路的成本和板子面积。

集成电路102可以被配置为包括两个两级开关电容器电路140、142和144、146的差分放大器，每个两级开关电容器电路针对每个级具有不同的开关时钟频率。在图1的图示实施例中，两级开关电容器电路140、142和144、146可以连接至运算放大器110的反馈路径中。集成电路102还可以包括可选的抗混叠滤波器120、130、132。在一个实施例中，抗混叠滤波器130、132可以被配置为有源滤波器以在小的寄生电容的情况下生成大的片上电阻。应当注意，虽然运算放大器110在图1中被示出为差分放大器，然而电路可以被配置用于与单端放大器一起使用。

在图1的图示实施例中，两级开关电容器电路140、142可以连接至运算放大器110的正反馈路径。在一个实施例中，图2中示出了第一级开关电容器电路140的示例。第二级开关电容器电路142可以基本上类似于图2所示的第一级电路140来配置。然而，第一级开关电容器电路140的开关可以以相对低的频率(例如48KHz)来被开关以限制噪声，而第二级开关电容器电路142的开关可以以相对高的频率(例如192KHz)来被开关以限制混叠。

在对信号采样时，如果采样频率大于所采样的信号的最大频率的两倍，则在没有混叠的情况下重构信号是可能的。如果使用较低的采样率，则原始信号的信息不可以从所采样的信号中完全可去除。由于人类听觉的整个范围在20Hz到20kHz之间，所以满足全带宽的采样要求的最小采样率可以是40kHz。在数字音频中，最普通的采样率是44.1kHz、48kHz、88.2kHz、96kHz和192kHz。

如以上描述的，可以选择第一级的采样频率(例如48KHz)以至少满足对于全音频带宽的加倍的最小采样要求(即40KHz)。另外，在一个实施例中，可以以相对高的频率(例如192KHz)来开关第二级开关电容器电路142的开关以限制混叠。在操作中，开关电容器电路140的输入可以通过开关S₁和S₂选择性地连接至虚拟接地(cm)，从而实质上减小信号摆动以及任何混叠和失真。

再次参考图1，开关电容器电路140的输出可能仍然遭遇信号摆动，这可以通过添加电容器(C_FILT)来减小。电容器C_FILT的一个端子可以连接至电路140的输出，而另一端子可以连接至公共模式或者信号接地。可以向运算放大器110的正负反馈路径分别添加电容器C_f1、C_f2以控制高通滤波器的转角频率。

通过将输入选择性地连接至虚拟接地(cm)以实质上减小开关电容器电路142的输入处的信号摆动以及任何混叠和失真，第二级开关电容器电路142可以按照类似于第一级开关电容器电路140(参见图2)的方式来操作。开关电容器电路142的输出在运算放大器110的输出处可能仍然遭遇信号摆动，但是由于其远离输入，可以通过添加可选的抗混叠滤波器120来解决混叠问题。另外，通过具有带有两个不同切换频率的两级开关电容器配置，可以实质上减小抗混叠滤波器120的面积。

在图1的图示实施例中，另一两级开关电容器电路144、146可以连接至运算放大器110的负反馈路径。在一个实施例中，开关电容器电路144、146可以基本上类似于图2中图示的开关电容器电路140来配置。另外，第一级开关电容器电路144的开关可以以相对低的频率(例如48KHz)来被开关以限制噪声，而第二级开关电容器电路146的开关可以以相对高的频率(例如192KHz)来被开关以限制混叠。如以上描述的，可以选择第一级的开关频率(例如48KHz)以满足对于全音频带宽的加倍的最小采样要求(即40KHz)。另外，在一个实施例中，可以以相对高的频率(例如192KHz)来开关第二级开关电容器电路146的开关以限制混叠。

如果运算放大器110是理想的并且具有无限增益和带宽，则由于信号在其输入处的混叠而可能没有负面影响，因为在所有频率处存在零摆动。实际上，运算放大器110具有有限增益带宽产物，因此对于高频，回路增益下降。因此，如果输入信号中存在实质上高频的分量，则这些高频分量可以在虚拟接地上引起一定量的信号摆动。如果高频分量在频率上充分接近采样频率的倍数，则开关电容器电路140、142、144、146可以将这些高频分量混叠到感兴趣的频带中。根据某些方面，为了减小在运算放大器110的输入处采样的高频信号的混叠，在一个实施例中，可选的抗混叠滤波器130、132可以分别被放置在开关电容器电路140、142和144、146之前的输入处。

图3是根据本发明的一个实施例的配置有用于在小的寄生电容的情况下生成大的电阻有源元件的输入混频滤波器130的示意图。如以上描述的，抗混叠滤波器130可以减小在运算放大器110的输入处采样的高频信号的混叠。另外，具有有源元件的抗混叠滤波器130的配置可以使得能够甚至进一步减小输出抗混叠滤波器120的面积(即由于具有两个不同的开关频率的两级开关电容器电路的配置而产生的芯片面积的进一步减小)。

在图3的图示实施例中，抗混叠滤波器130可以包括3个p型金属氧化物半导体场效应晶体管(例如P-MOSFET或者PMOS晶体管)300、310、320，其栅极端子连接至偏置电压(V_bias)并且本体端子连接至n阱。另外，PMOS晶体管300的源极端子可以连接至运算放大器110的虚拟接地，PMOS晶体管300的漏极端子可以连接至PMOS晶体管310的源极端子，PMOS晶体管310的漏极端子可以连接至PMOS晶体管320的源极端子，并且PMOS晶体管320的漏极端子可以连接至开关电容器140的输入。根据某些方面，为了减小PMOS晶体管300、310、320的输出信号摆动，可以在漏极端子处添加电容器并且电容器也可以连接至虚拟接地。虽然抗混叠滤波器130可以配置有3个PMOS晶体管，然而滤波器130可以配置有适当地连接以提供类似的抗混叠功能的任何数目的p型或n型MOSFET。

图4是根据本发明的一个实施例的可以配置有用于在小的寄生电容的情况下生成大的电阻的有源元件的输入混叠滤波器132的示意图。如以上描述的，抗混叠滤波器132可以减小在运算放大器110的输入处采样的高频信号的混叠。另外，抗混叠滤波器132作为有源元件的配置可以使得能够甚至进一步减小输出抗混叠滤波器120的面积(即由于具有两个不同的开关频率的两级开关电容器电路的配置而产生的芯片面积的进一步减小)。

在图4的图示实施例中，抗混叠滤波器132可以包括3个PMOS晶体管400、410、420，其栅极端子连接至偏置电压(V_bias)并且本体端子连接至n阱。另外，根据一些方面，PMOS晶体管400的源极端子可以连接至运算放大器110的虚拟接地，PMOS晶体管400的漏极端子可以连接至PMOS晶体管410的源极端子，PMOS晶体管410的漏极端子可以连接至PMOS晶体管420的源极端子，并且PMOS晶体管420的漏极端子可以连接至开关电容器146的输入。为了减小PMOS晶体管400、410、420的输出信号摆动，可以在漏极端子处添加电容器并且电容器也可以连接至虚拟接地。虽然抗混叠滤波器132可以配置有3个PMOS晶体管，然而滤波器132可以配置有适当地连接以提供类似的抗混叠功能的任何数目的p型或n型MOSFET。

图5是根据本发明的一个实施例的可以驻留在运算放大器110中的PMOS电路500的示意图。在另一实施例中，图5所示的PMOS电路500可以部分驻留在抗混叠滤波器130中并且部分驻留在抗混叠滤波器132中。因此，抗混叠滤波器130、132的元件可以放置在集成电路102的公共区域中。

在图5的图示实施例中，2个PMOS晶体管510a、510b可以构成第一级差分放大器并且可以驻留在运算放大器110内(参见图1)。PMOS晶体管510a的栅极端子可以是运算放大器110的In-(负)端子，而PMOS晶体管510b的栅极端子可以是运算放大器110的In+(正)端子。PMOS晶体管510a、510b的源极端子可以连接至电流源530，电流源530也可以连接至电源电压(V_dd)。PMOS晶体管510a、510b的漏极端子可以分别连接至负载电阻器R1和R2。附加地或者替代地，负载电阻器可以配置有晶体管。PMOS晶体管510a、510b的源极端子也可以连接至PMOS晶体管520的源极端子，PMOS晶体管520的漏极端子可以连接至另一电流源532。PMOS晶体管520的漏极端子也可以连接至PMOS晶体管520的栅极端子，PMOS晶体管520的栅极端子和PMOS晶体管520的漏极端子都可以连接至n阱。电流源532可以生成电流I₂。在一个实施例中，PMOS晶体管520的大小可以被配置成比PMOS晶体管510a、510b中的每个小因子M。电流源530可以生成电流I₁，电流I₁是由电流源532生成的电流I₂的(2*M+1)倍。因此，在一个实施例中，当M被设置为6并且I₂为2.5μA时，由电流源530生成的电流I₁为32.5μA。

根据某些方面，混叠拒绝可以引起谐振失真增加。为了控制抗混叠过程期间的谐振失真，可以添加具有可变电流源534的另一PMOS晶体管540。PMOS晶体管520的栅极端子可以连接至PMOS晶体管540的源极端子，PMOS晶体管540的栅极和漏极端子连接至可变电流源534，可变电流源534可以生成偏置电流(I_bias)。这一偏置电流可以控制谐振失真与混叠拒绝之间的折衷。PMOS晶体管540的源极端子与漏极端子之间可以连接有可选电容器C。在另一实施例中，电路500可以配置有N型MOSFET，如图6所示。

图6是根据本公开的另一实施例的可以驻留在运算放大器110中的NMOS电路600的示意图。如同PMOS电路500，在替代性实施例中，图6所示的NMOS电路600可以部分驻留在抗混叠滤波器130中并且部分驻留在抗混叠滤波器132中。

在图6的图示实施例中，2个NMOS晶体管610a、610b可以构成驻留在运算放大器110内的第一级差分放大器(参见图1)。NMOS晶体管610a的栅极端子可以是运算放大器110的In-(负)端子，而NMOS晶体管610b的栅极端子可以是运算放大器110的In+(正)端子。NMOS晶体管610a、610b的漏极端子可以连接至电源电压(V_dd)，而NMOS晶体管610a、610b的源极端子可以连接至电流源630，电流源630也可以连接至接地电压。NMOS晶体管610a、610b的漏极端子可以分别连接至负载电阻器R1和R2。在替代性方案中，负载电阻器可以配置有晶体管。NMOS晶体管610a、610b的源极端子也可以连接至NMOS晶体管620的源极端子，NMOS晶体管620的漏极端子可以连接至另一电流源632。NMOS晶体管620的漏极端子也可以连接至NMOS晶体管720的栅极端子，NMOS晶体管620的栅极端子和NMOS晶体管620的漏极端子都可以连接至n阱。电流源632可以生成电流I₂。在一个实施例中，NMOS晶体管620的大小可以被配置成比NMOS晶体管610a、610b中的每个小因子M。电流源630可以生成电流I₃，电流I₃是由电流源632生成的电流I₄的(2*M+1)倍。因此，在一个实施例中，当M被设置为6并且I₄为2.5μA时，由电流源630生成的电流I₃为32.5μA。

根据某些方面，为了控制抗混叠过程期间的谐振失真，可以添加具有可变电流源634的另一PMOS晶体管640。NMOS晶体管620的栅极端子可以连接至PMOS晶体管640的源极端子，PMOS晶体管640的栅极和漏极端子连接至可变电流源634，可变电流源634生成偏置电流(I_bias)。这一偏置电流可以控制谐振失真与混叠拒绝之间的折衷。如以上，PMOS晶体管640的源极端子与漏极端子之间可以连接有可选电容器C。

图7是根据本发明的一个实施例的用于驱动DC阻断放大器的集成电路中的两级开关电容器电路的流程图700。初始，可以确定两级开关电容器电路的每级的采样频率。在确定第一级的采样频率时，可以将在没有混叠的情况下的(被采样的)信号的重构考虑在内。例如，在对音频信号采样时，由于带宽大致为20KHz，所以可以满足全带宽的采样要求的最小采样率为40kHz。因此，可以在步骤710确定第一级采样频率在最小采样率以上，但是在相对低的频率(例如在40KHz的最小采样率以上10％-30％，也就是44KHz到52KHz)以限制噪声。在一个实施例中，可以将第一级采样频率确定为48KHz，或者在最小采样率以上20％。另外，可以在步骤720将第二级采样频率确定为在相对低的频率(例如是第一级的采样率的四倍)、明显在最小采样率以上，以减小或限制混叠。在一个实施例中，可以将第一级采样频率确定为192KHz，或者第一级的采样频率的四倍。因此，开关电容器电路的一个附加级可以实现收入和输出开关频率的隔离。另外，由于附加级可以将输出抗混叠滤波器(例如图1的滤波器120)的转角频率增加大约为10的因子，所以可以将抗混叠滤波器的面积减小大约为3.2的因子(＝1/√10)。因此，在步骤730，可以以在音频信号的最小采样率以上的所确定的采样频率但是以相对低的频率来驱动开关电容器电路的第一级。在步骤740，可以以在音频信号的最小采样率以上的所确定的采样频率但是以相对高的频率来驱动开关电容器电路的第二级。

虽然以上描述了本发明的若干实施例，然而本发明的很多变化是可能的。例如，虽然所说明的实施例使用两级开关电容器电路，然而开关电容器电路可以被配置成任何数目的级。另外，各种实施例的特征可以按照不同于以上描述的组合来组合。另外，为了清楚和简要地描述，简化了系统和方法的很多描述。很多描述使用具体标准的术语和结构。然而，所公开的系统和方法更加广泛地适用。

技术人员应当理解，结合本文中公开的实施例描述的各种说明性块和模块可以用各种形式来实现。以上通常在其功能方面已经描述了一些块和模块。这样的功能如何实现取决于对整个系统强加的设计约束。技术人员可以针对每个特定的应用以不同的方式来实现所描述的功能，但是这样的实现决定不应当被解释为引起偏离本发明的范围。另外，模块、块或步骤内的功能组用户方便描述。可以从一个模块或块去除具体的功能或步骤而没有偏离本发明。

结合本文中公开的实施例描述的各种说明性逻辑块、单元、步骤、部件和模块可以使用被设计成执行本文中描述的功能的处理器、诸如通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或者其他可编程逻辑器件、离散门或晶体管逻辑、离散硬件部件、或者其任意组合来实现或执行。通用处理器可以是微处理器，但是在替代性方案中，处理器可以是任何处理器、控制器、微控制器、或状态机。处理器也可以实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或者任何其他这样的配置。另外，实现实施例的电路以及本文中描述的功能块和模块可以使用各种晶体管类型、逻辑器件族、和设计方法来实现。

提供所公开的实施例的以上描述以使得本领域技术人员能够做出或使用本发明。本领域技术人员将很容易清楚对这些实施例的各种修改，并且本文中描述的一般原理可以适用于其他实施例而没有偏离本发明的精神或范围。因此，应当理解，本文中呈现的描述和附图表示本发明的当前优选实施例，并且因此表示本发明广泛地思考的主题。还应当理解，本发明的范围完全包括本领域技术人员可以很清楚的其他实施例，并且本发明的范围因此仅受所附权利要求的限制。