一种抑制纳米CMOS电路常连缺陷传播的方法与流程

技术特征：

1.一种抑制纳米CMOS电路常连缺陷传播的方法，其特征在于包括以下步骤：

步骤①：定义纳米CMOS电路结构包括输出纳米线层、输入纳米线层、若干个可编程纳米二极管和若干个纳米CMOS单元，所述的输出纳米线层与所述的输入纳米线层上下间隔设置，所述的输出纳米线层由多条并行的输出纳米线构成，所述的输入纳米线层由多条并行的输入纳米线构成，任一条输出纳米线与任一条输入纳米线垂直交叉，在交叉点处设置有一可编程纳米二极管；所述的若干个纳米CMOS单元内均设置有CMOS堆栈，所述的若干个纳米CMOS单元完成反相器的功能；

步骤②：定义通过输入纳米线、输出纳米线和可编程纳米二极管与任一纳米CMOS单元X直接相连的纳米CMOS单元构成的区域为纳米CMOS单元X的连通域，其中，在X输出纳米线连通区域内的纳米CMOS单元构成的区域定义为X的输出连通域，在X输入纳米线连通区域内的纳米CMOS单元构成的区域定义为X的输入连通域；定义若任一纳米CMOS单元的输出纳米线与另一纳米CMOS单元的输入纳米线交叉点上的可编程纳米二极管常连，则这两个纳米CMOS单元常连；

步骤③：定义对于任一纳米CMOS单元K，位于K的输入连通域内的与K常连的纳米CMOS单元构成集合Λ(K)；对于集合Λ(K)内任一纳米CMOS单元Λ(K)_i，位于Λ(K)_i的输入连通域内的与Λ(K)_i常连的纳米CMOS单元构成集合Λ(Λ(K)_i)；即使Λ(Λ(K)_i)中的任一纳米CMOS单元Λ(Λ(K)_i)_j与纳米CMOS单元K之间的可编程纳米二极管功能正常，来自Λ(Λ(K)_i)_j单元的信号仍然通过路径Λ(Λ(K)_i)_j→Λ(K)_i→K以Λ(K)_i单元为介质单元传输到纳米CMOS单元K，当Λ(K)_i单元中的信号为纳米CMOS单元K的输入信号时，这样的传输是允许存在的，但当Λ(K)_i单元中的信号并非纳米CMOS单元K的输入信号时，Λ(K)_i与K之间常连的可编程纳米二极管会影响Λ(Λ(K)_i)_j与K之间正常的可编程纳米二极管功能的发挥，定义该现象为常连缺陷传播；

步骤④：对于任一纳米CMOS单元F，检查F的输入连通域内是否存在纳米CMOS单元Λ(F)_i，位于Λ(F)_i的输出纳米线与F的输入纳米线交叉点上的可编程纳米二极管常连，标记Λ(F)_i单元为可能导致常连缺陷传播的介质单元；

步骤⑤：根据电路逻辑门与所述的若干个纳米CMOS单元的分配情况，检查每一个纳米CMOS单元Λ(F)_i的输出信号是否需要输出给其他纳米CMOS单元作为输入信号以完成电路的逻辑功能，标记那些不需要输出信号给其他纳米CMOS单元的Λ(F)_i单元的集合为Ο(F)，Ο(F)即为常连缺陷传播介质单元的集合；

步骤⑥：根据电路逻辑门与所述的若干个纳米CMOS单元的分配情况，检查Ο(F)中任一单元Ο(F)_i的输入连通域内是否存在输入信号个数为1的纳米CMOS单元S_j，若存在这样的纳米CMOS单元S_j，则纳米CMOS单元S_j的输入信号所在纳米CMOS单元的输出信号和S_j的输出信号构成一对互补信号，纳米CMOS单元S_j构成集合记为S，纳米CMOS单元构成集合记为

步骤⑦：将纳米CMOS单元S_j和的输出纳米线与集合Ο(F)内的任一纳米CMOS单元Ο(F)_i的输入纳米线交叉点上的可编程纳米二极管开启，则互补信号输入到纳米CMOS单元Ο(F)_i中，使纳米CMOS单元Ο(F)_i的输出信号始终为零，此时纳米CMOS单元Ο(F)_i不再具有常连缺陷传播介质单元的功能，纳米CMOS单元F的逻辑功能也不再受到纳米CMOS单元Ο(F)_i的影响；

步骤⑧：重复步骤⑦，直至集合Ο(F)中的所有纳米CMOS单元均被遍历，最终纳米CMOS电路常连缺陷传播得到抑制。