基于反相器的本振驱动电路的制作方法

本发明涉及通信电子线路领域，具体而言，涉及一种基于反相器的本振驱动电路。

背景技术：

在射频接收机电路中，本振驱动电路是必不可缺的一部分，用于将锁相环输出的高质量时钟信号放大并送给混频器电路，无论是接收机的下混频电路还是发射机的上混频电路，都需要这种本振驱动电路。通常本振驱动电路可以分为基于电流模逻辑电路和基于反相器的驱动电路两大类，在传统工艺中，基于电流模逻辑电路的本振驱动电路具备速度优势，但是在目前130nm以下CMOS工艺成为射频收发器主流工艺的背景下，基于反相器的本振驱动电路的使用已经越来越普遍，这一方面是因为工艺提升之后器件速度不断提高，另一方面是基于反相器的本振驱动电路往往具有摆幅大，功耗低的优势。现有技术的反相器单元增益过高，并且对电源以及地上的共模噪声非常敏感，当电源上噪声超过阈值时会被电路本身放大，从而形成震荡，使得电路失去正常的功能。

技术实现要素：

有鉴于此，本发明实施例的目的在于提供一种基于反相器的本振驱动电路，使得电路工作时能够克服电源和地节点工模噪声的影响，增加电路的鲁棒性和稳定性。

本发明实施例提供的一种基于反相器的本振驱动电路，包括第一输入端、第二输入端、第一输出端、第二输出端、第一反相器以及第二反相器，所述第一反相器电连接于所述第一输入端与所述第一输出端之间，所述第二反相器电连接于所述第二输入端与所述第二输出端之间，所述第一输入端与所述第二输出端之间还依次电性连接有第三反相器和第四反相器，所述第二输入端与所述第一输出端之间还依次电性连接有第五反相器和第六反相器。

优选的，所述第一反相器包括第一N型MOS晶体管和第一P型MOS晶体管，所述第一N型MOS晶体管的栅极和所述第一P型MOS晶体管的栅极连接，所述第一输入端连接于所述第一N型MOS晶体管的栅极和所述第一P型MOS晶体管的栅极之间，所述第一N型MOS晶体管的漏极和所述第一P型MOS晶体管的漏极连接，所述第一N型MOS晶体管的源极与电源连接，所述第一P型MOS晶体管的源极接地。

优选的，所述第一反相器还包括第一电容和第一电阻，所述第一电容的一端与所述第一输入端连接，所述第一电容的另一端连接于所述第一N型MOS晶体管的栅极和所述第一P型MOS晶体管的栅极之间，所述第一电阻的一端连接于所述第一N型MOS晶体管的栅极和所述第一P型MOS晶体管的栅极之间，所述第一电阻的另一端连接于所述第一N型MOS晶体管的漏极和所述第一P型MOS晶体管的漏极之间。

优选的，所述第一N型MOS晶体管的漏极和所述第一P型MOS晶体管的漏极连接后，与所述第一输出端连接。

优选的，所述第二反相器包括第二N型MOS晶体管和第二P型MOS晶体管，所述第二N型MOS晶体管的栅极和所述第二P型MOS晶体管的栅极连接，所述第二输入端连接于所述第二N型MOS晶体管的栅极和所述第二P型MOS晶体管的栅极之间，所述第二N型MOS晶体管的漏极和所述第二P型MOS晶体管的漏极连接，所述第二N型MOS晶体管的源极与电源连接，所述第二P型MOS晶体管的源极接地，所述第二N型MOS晶体管的漏极和所述第二P型MOS晶体管的漏极连接后，与所述第二输出端连接。

优选的，所述第二反相器还包括第二电容和第二电阻，所述第二电容的一端与所述第二输入端连接，所述第二电容的另一端连接于所述第二N型MOS晶体管的栅极和所述第二P型MOS晶体管的栅极之间，所述第二电阻的一端连接于所述第二N型MOS晶体管的栅极和所述第二P型MOS晶体管的栅极之间，所述第二电阻的另一端连接于所述第二N型MOS晶体管的漏极和所述第二P型MOS晶体管的漏极之间。

优选的，所述第三反相器包括第三P型MOS晶体管和第七P型MOS晶体管，第三P型MOS晶体管的栅极和漏极均与电源连接，所述第三P型MOS晶体管的源极与所述第七P型MOS晶体管的漏极连接，所述第七P型MOS晶体管的栅极与所述第一输入端连接，所述第七P型MOS晶体管的源极接地。

优选的，所述第四反相器包括第四N型MOS晶体管和第四P型MOS晶体管，所述第四N型MOS晶体管的栅极和所述第四P型MOS晶体管的栅极均与所述第三P型MOS晶体管的源极连接，所述第四N型MOS晶体管的漏极和所述第四P型MOS晶体管的漏极连接，所述第二输出端连接于所述第四N型MOS晶体管的漏极和所述第四P型MOS晶体管的漏极之间，所述第四N型MOS晶体管的源极与所述电源连接，所述第四P型MOS晶体管的源极接地。

优选的，所述第五反相器包括第五P型MOS晶体管和第八P型MOS晶体管，第五P型MOS晶体管的栅极和漏极均与电源连接，所述第五P型MOS晶体管的源极与所述第八P型MOS晶体管的漏极连接，所述第八P型MOS晶体管的栅极与所述第二输入端连接，所述第八P型MOS晶体管的源极接地。

优选的，所述第六反相器包括第六N型MOS晶体管和第六P型MOS晶体管，所述第六N型MOS晶体管的栅极和所述第六P型MOS晶体管的栅极均与所述第五P型MOS晶体管的源极连接，所述第六N型MOS晶体管的漏极和所述第六P型MOS晶体管的漏极连接，所述第一输出端连接于所述第六N型MOS晶体管的漏极和所述第六P型MOS晶体管的漏极之间，所述第六N型MOS晶体管的源极与所述电源连接，所述第六P型MOS晶体管的源极接地。

与现有技术相比，本发明的基于反相器的本振驱动电路通过在第一输入端与第二输出端之间设置第三反相器和第四反相器，在第二输入端与第一输出端之间设置第五反相器和第六反相器，采用共模噪声抵消的方法，增强了对电源和地的噪声抑制能力，并使其鲁棒性和稳定性得到提高。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明较佳实施例提供的基于反相器的本振驱动电路的原理框图。

图2为本发明较佳实施例提供的基于反相器的本振驱动电路的结构示意图。

图3为噪声值和增益值的函数关系图。

主要元件符号说明

第一输入端10；第二输入端20；第一输出端30；第二输出端40；第一反相器100；第一N型MOS晶体管101；第一P型MOS晶体管102；第一电容103；第一电阻104；第二反相器200；第二N型MOS晶体管201；第二P型MOS晶体管202；第二电容203；第二电阻204；第三反相器300；第三P型MOS晶体管301；第七P型MOS晶体管302；第四反相器400；第四N型MOS晶体管401；第四P型MOS晶体管402；第五反相器500；第五P型MOS晶体管501；第八P型MOS晶体管502；第六反相器600；第六N型MOS晶体管601；第六P型MOS晶体管602。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参考图1，是本发明较佳实施例提供的基于反相器的本振驱动电路的原理框图。本发明较佳实施例提供的基于反相器的本振驱动电路包括第一输入端10、第二输入端20、第一输出端30、第二输出端40、第一反相器100、第二反相器200、第三反相器300、第四反相器400、第五反相器500以及第六反相器600。

所述第一反相器100电连接于所述第一输入端10与所述第一输出端30之间，所述第二反相器200电连接于所述第二输入端20与所述第二输出端40之间，所述第三反相器300和第四反相器400依次电连接于所述第一输入端10与所述第二输出端40之间，所述第五反相器500和第六反相器600依次电连接于所述第二输入端20与所述第一输出端30之间。

所述第一输入端10和第二输入端20分别为差分输入的两个输入端口，所述第一输出端30和第二输出端40分别为差分输出的两个输出端口。所述第一反相器100和所述第二反相器200用于实现驱动放大功能。所述第三反相器300、第四反相器400用于抵消第二反相器200的噪声；所述第五反相器500、第六反相器600用于抵消第一反相器100的噪声。

一般的，干扰信号为电源或者地的共模噪声，在第一输入端10和第二输出端40的干扰信号相同。因为如果电源有一个噪声，那么对于第一反相器和第二反相器200来说，他们的电源就是受到了一样的干扰，故而干扰信号相同。

例如，当所述第一输入端10和所述第二输入端20的输入信号均叠加有一个干扰信号vcm⁺，根据反相器的原理，所述第一反相器100的输出端为vcm^-，但是干扰信号经过第五反相器500和第六反相器600后，在第六反相器600的输出端输出的信号为vcm⁺，第一输出端30从不同路径获取的干扰信号vcm^-和vcm⁺可以相互抵消，从而使输出的共模得到了抑制。同理，在第二输出端40从不同路径获取的干扰信号也可以得到抵消。

请参考图2，是本发明较佳实施例提供的基于反相器的本振驱动电路的结构示意图。图中展示了图1所示的原理框图的具体结构，本实施例中，所述第一反相器100包括第一N型金属氧化物半导体(metal oxide semiconductor，MOS)场效应晶体管101、第一P型MOS晶体管102、第一电容103以及第一电阻104。

所述第一N型MOS晶体管101的栅极和所述第一P型MOS晶体管102的栅极连接，所述第一电容103的一端与所述第一输入端10连接，所述第一电容103的另一端连接于所述第一N型MOS晶体管101的栅极和所述第一P型MOS晶体管102的栅极之间。所述第一N型MOS晶体管101的漏极和所述第一P型MOS晶体管102的漏极连接，所述第一N型MOS晶体管101的源极与电源连接，所述第一P型MOS晶体管102的源极接地，所述第一电阻104的一端连接于所述第一N型MOS晶体管101的栅极和所述第一P型MOS晶体管102的栅极之间，所述第一电阻104的另一端连接于所述第一N型MOS晶体管101的漏极和所述第一P型MOS晶体管102的漏极之间。

所述第一N型MOS晶体管101的漏极和所述第一P型MOS晶体管102的漏极连接后，与所述第一输出端30连接。

所述第二反相器200包括第二N型MOS晶体管201、第二P型MOS晶体管202、第二电容203以及第二电阻204，所述第二N型MOS晶体管201的栅极和所述第二P型MOS晶体管202的栅极连接，所述第二电容203的一端与所述第二输入端20连接，所述第二电容203的另一端连接于所述第二N型MOS晶体管201的栅极和所述第二P型MOS晶体管202的栅极之间，所述第二N型MOS晶体管201的漏极和所述第二P型MOS晶体管202的漏极连接，所述第二N型MOS晶体管201的源极与电源连接，所述第二P型MOS晶体管202的源极接地，所述第二电阻204的一端连接于所述第二N型MOS晶体管201的栅极和所述第二P型MOS晶体管202的栅极之间，所述第二电阻204的另一端连接于所述第二N型MOS晶体管201的漏极和所述第二P型MOS晶体管202的漏极之间。

所述第二N型MOS晶体管201的漏极和所述第二P型MOS晶体管202的漏极连接后，与所述第二输出端40连接。

其中，所述第一电容103和所述第二电容203分别用于隔断所述第一输入端10和所述第二输入端20的直流电流。交流小信号可以从第一输入端10输入到所述第一N型MOS晶体管101的栅极和所述第一P型MOS晶体管102的栅极，经过反相放大输出到所述第一输出端30。交流小信号可以从第二输入端20输入到所述第二N型MOS晶体管201的栅极和所述第二P型MOS晶体管202的栅极，经过反相放大输出到所述第二输出端40。

所述第一电阻104和所述第二电阻204分别用于所述第一反相器100和所述第二反相器200提供自偏置的直流工作点，这样第一N型MOS晶体管101的栅极、第一P型MOS晶体管102的栅极、第二N型MOS晶体管201的栅极以及所述第二P型MOS晶体管202的栅极才能偏置在合理的直流电平上。

所述第三反相器包括第三P型MOS晶体管301和第七P型MOS晶体管302，第三P型MOS晶体管301的栅极和漏极均与电源连接，所述第三P型MOS晶体管301的源极与所述第七P型MOS晶体管302的漏极连接，所述第七P型MOS晶体管302的栅极与所述第一输入端10连接，所述第七P型MOS晶体管302的源极接地。

所述第四反相器400包括第四N型MOS晶体管401和第四P型MOS晶体管402，所述第四N型MOS晶体管401的栅极和所述第四P型MOS晶体管402的栅极均与所述第三P型MOS晶体管301的源极连接，所述第四N型MOS晶体管401的漏极和所述第四P型MOS晶体管402的漏极连接，并与所述第二输出端40连接，所述第四N型MOS晶体管401的源极与所述电源连接，所述第四P型MOS晶体管402的源极接地。

所述第三反相器300与所述第四反相器400用于为将第一输出端30的干扰信号进行两次反相调整，第四反相器400的输出端与所述第二反相器200的输出端相连接，由于第一输出端30和所述第二输出端40的干扰信号相同，可将第二反相器200输出的反相干扰信号抵消，可抑制电源上的共模噪声。

所述第五反相器包括第五P型MOS晶体管501和第八P型MOS晶体管502，第五P型MOS晶体管501的栅极和漏极均与电源连接，所述第五P型MOS晶体管501的源极与所述第八P型MOS晶体管502的漏极连接，所述第八P型MOS晶体管502的栅极与所述第二输入端20连接，所述第八P型MOS晶体管502的源极接地。

所述第六反相器600包括第六N型MOS晶体管601和第六P型MOS晶体管602，所述第六N型MOS晶体管601的栅极和所述第六P型MOS晶体管602的栅极均与所述第五P型MOS晶体管501的源极连接，所述第六N型MOS晶体管601的漏极和所述第六P型MOS晶体管602的漏极连接，并与所述第一输出端30连接，所述第六N型MOS晶体管601的源极与所述电源连接，所述第六P型MOS晶体管602的源极接地。

所述第五反相器500与所述第六反相器600用于为将第二输出端40的干扰信号进行两次反相调整，第六反相器600的输出端与所述第一反相器100的输出端相连接，由于第一输出端30和所述第二输出端40的干扰信号相同，可将第一反相器100输出的反相干扰信号抵消，可抑制电源上的共模噪声。

请参考图3，是噪声值和增益值的函数关系图。其中曲线A为图1所示的基于反相器的本振驱动电路的关系曲线。曲线B为图1所示的基于反相器的本振驱动电路中去掉所述第三反相器300、第四反相器400、第五反相器500以及第六反相器600的关系曲线。

其中，Gain表示噪声量的大小，dB为噪声量的单位值。Freq为增益值，GHz为增益值的单位。由B曲线可以看出，电源节点到输出节点是正增益，并且在频点1-10GHz内有最大33dB的增益。由A曲线可以看出，在数十赫兹范围内，电源抑制比为负增益，最大不超过-7.5dB。说明电源上的共模噪声得到了抑制，而不是放大。在多级驱动电路连接的情况下，共模噪声可以得到进一步的抑制，鲁棒性和稳定性将大大提高。

由此，本发明的基于反相器的本振驱动电路通过在第一输入端10与所述第二输出端40之间设置两个反相器，在第二输入端20与所述第一输出端30之间设置两个反相器，采用共模噪声抵消的方法，增强了对电源和地的噪声抑制能力，并使其鲁棒性和稳定性得到提高。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。