【
技术领域：
】本发明涉及时钟恢复领域，尤其涉及在电子设备中执行相移控制以实现时钟恢复的方法及装置。
背景技术：
：由于可减少采样器(sampler)的时间预算(timingbudget)或降低噪声规格需求，子速率(sub-rate)串并转换器(Serializer/Deserializer，SerDes)(例如，半速率，四分之一速率，八分之一速率等)或交叉(interleave)模拟数字转换器(Analog-to-DigitalConvertor，ADC)架构在超高速(ultra-high)串并转换器或模拟数字转换器应用中已经变为主流。然而随着技术的发展，将产生一些副作用。例如，当前技术可能存在高功率消耗、大面积、低时钟恢复(timingrecovery)等缺陷。因此，需要一种新的方法及相应的架构来获得低功率消耗、小面积和更好的时钟恢复。技术实现要素：本发明公开了在电子设备中执行相移控制以实现时钟恢复的方法及装置，可获得更低的功率消耗、更小面积以及更好的时钟恢复。本发明提供的在电子设备中执行相移控制以实现时钟恢复的方法，可包括：产生振荡器的输出信号，其中，根据一组数字控制信号选择性地将一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移，其中，所述相移与所述一组数字控制信号相对应，且所述一组数字控制信号携带一组数字权重用于选择性地混频所述一组时钟信号；根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以从所述接收器输入信号再现数据，其中，所述再现的数据由所述接收器的数据总线再现，且根据来自所述数字总线的反馈信号产生所述一组数字控制信号。本发明提供的在电子设备中执行相移控制以实现时钟恢复的装置，所述装置包括所述电子设备的至少一部分，所述装置可包括：振荡器，用于产生输出信号；至少一个混频电路，与所述振荡器电连接，用于对所述振荡器的所述输出信号执行相移控制，其中，所述至少一个混频电路包括时钟接收端用于接收一组时钟信号，且所述至少一个混频电路根据一组数字控制信号选择性地将所述一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移，其中，所述相移与所述一组数字控制信号相对应，且所述一组数字控制信号携带一组数字权重用于选择性地混频所述一组时钟信号；时钟产生器，用于产生所述一组时钟信号；采样电路，设置在所述电子设备的接收器中，用于根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以从所述接收器输入信号再现数据，其中，所述再现的数据由所述接收器的数据总线再现，且根据来自所述数字总线的反馈信号产生所述一组数字控制信号。由上可知，本发明所提供的在电子设备中执行相移控制以实现时钟恢复的装置和方法，产生振荡器的输出信号，其中，根据一组数字控制信号选择性地将一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移，以及，根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以对所述接收器输入信号进行再现。基于此，本发明的装置和相应的方法可获得更低的功率消耗，更小面积，以及更好的时钟恢复。【附图说明】图1为本发明的一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置10的示意图。图2为本发明的一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置10′的示意图。图3根据本发明的一个实施例提供图1-2中任一个所示的数字控制相移振荡器16的一种电流模式控制方案。图4根据本发明的一个实施例示出了图3所示的注入电路INJ+和INJ-中的任一个的子电路。图5为本发明的另一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置20的示意图。图6根据本发明的一个实施例示出图5中所示的电压控制相移振荡器26的一种控制方案。【具体实施方式】在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”为一开放式的用语，故应解释成“包含但不限定于”。“大体上”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或通过其它装置或连接手段间接地电性连接至该第二装置。以下所述为实施本发明的较佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视后附的权利要求所界定者为准。图1为本发明的一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置10的示意图。其中，装置10可包括所述电子设备的至少一部分(例如，一部分或全部)。作为举例，所述装置可包括上述电子设备的一部分，更具体而言，所述装置可包括所述电子设备中的至少一个硬件电路，例如至少一个集成电路(integratedcircuit，IC)以及这些集成电路的关联电路。在另一个例子中，所述装置可为所述整个电子设备。在另一个例子中，所述装置可包括包括有前述电子设备的系统(例如，包括所述电子设备的无线通信系统)。所述电子设备包括但不限于，多功能移动电话(multifunctionalmobilephone)，平板电脑(tablet)，以及手提电脑(laptopcomputer)。如图1所示，装置10可包括可通过一种或多种采样架构实施的采样电路12(例如，可为“模拟数字转换器(2路交叉(2-wayinterleave)/4路交叉(4-wayinterleave)/8路交叉(8-wayinterleave))或边缘/数据采样器(全速率(Full-rate)/半速率(Half-rate)/四分之一速率(Quarter-rate)/八分之一速率(Oct-rate))”)。在一个实施例中，采样电路12可包括具有2路交叉、4路交叉、8路交叉中任一个的ADC。在另一个实施例中，采样电路12可包括具有全速率、半速率、四分之一速率、八分之一速率中任一个的边缘/数据采样器。此外，装置10可包括模拟前端电路11，解串器(deserializer)13、相位检测器14、数字低通滤波器(LowerPassFilter，LPF)15，至少一个数字控制相移振荡器(一个或多个数字控制相移振荡器(DigitalControlPhaseShiftOscillator，DCPSO))，这些数字控制相移振荡器可统称为数字控制相移振荡器16，且还可包括时钟产生器(clockgenerator)18。此外，图1所示的架构中的组件(例如，模拟前端电路11、采样电路12、解串器13、相位检测器14、数字低通滤波器15、数字控制相移振荡器16、时钟产生器18)可设置在所述电子设备的接收器(Receiver)(可简记为“RX”)中。所述接收器可接收接收器输入信号(也即，RX输入信号)以获取所述接收器输入信号携带的数据。作为举例，所述电子设备的处理电路可通过所述接收器的至少一个数据端(例如，一个或多个数据端)，例如所述接收器的数据总线，耦接于所述接收器，并用于对来自所述数字总线的数据执行后续处理。在一些实施例中，装置10可仅包括图1所示的架构的一部分，例如，模拟前端电路11和解串器13为可选部件。根据图1所示的实施例，数字控制相移振荡器16可包括振荡器和至少一个电连接于所述振荡器的混频电路(例如，一个或多个混频电路)。作为举例，所述振荡器可为包括多个级(stages)的环形振荡器，该多个级可视为所述振荡器的振荡电路。所述振荡器可产生一个或多个输出信号，且数字控制相移振荡器16可对一个或多个输出信号中的任意输出信号进行移相。最终，数据控制相移振荡器16可输出具有N个相位(为便于理解，可标记为“N-相位”)的输出信号中的一个或多个，其中符号“N”可表示一个正整数。在本实施例中，前述的至少一个混频电路(例如，一个或者多个混频电路)可包括一组时钟接收端用于接收对应一组相位的一组时钟信号，例如，具有X个相位(为便于理解，可标记为“X-相位”)的时钟信号，其中，符号“X”可表示一个正整数。作为举例，时钟产生器18可产生所述一组时钟信号，例如那些具有X个相位的时钟信号，并将所述一组时钟信号输出至数字控制相移振荡器16。此外，前述的至少一个混频电路可对所述振荡器的输出信号执行相移。作为举例，前述的至少一个混频电路可根据来自数字低通滤波器15的一组数字控制信号选择性地将时钟产生器18的一组时钟信号合并至数字控制相移振荡器16的一个振荡器以控制所述振荡器的输出信号的相移，其中，所述相移对应于所述一组数字控制信号，且所述数字控制信号携带一组数字权重用于选择性地混频所述一组时钟信号。基于图1所示的架构，采样电路12可根据数字控制相移振荡器16的输出信号(也即，前述的数字控制相移振荡器16内的所述振荡器的输出信号)可对接收器输入信号执行时钟恢复和采样，以从所述接收器输入信号中再现(reproduce)所述数据，其中，图1所示的回路(例如，由采样电路12、解串器13、相位检测器14、数字低通滤波器15以及数字控制相移振荡器16所形成的回路)可视为一个时钟恢复回路，且所述再现的数据可自所述接收器的前述的至少一个数据端再现，例如，本实施例的数据总线的数据端。此外，所述一组数字控制信号可根据来自所述数据总线的反馈信号产生。作为举例，数字低通滤波器15可对所述反馈信号的衍生物执行低通滤波以产生所述一组数字控制信号。更特别的，相位检测器14可对来自所述接收器的数据总线的所述反馈信号进行相位检测并产生相位检测结果，其中，所述反馈信号的衍生物可包括所述相位检测结果。图2为本发明的一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置10′的示意图。其中，本实施例的装置10′可包括图1所示的架构中的部分组件。与图1所示的架构相比，本实施例省略了前端电路11和解串器13。此外，在本实施例中，采样电路12可直接接收所述接收器输入信号，且所述数据总线可为串行而非并行。此外，相位检测器14可直接与采样电路12电连接。作为举例，所述电子设备的处理电路可通过所述接收器的前述的至少一个数据端，例如本实施例的所述数据总线的所述数据端，耦接于所述接收器，用于对来自所述数字总线的数据执行后续处理。基于图2所示的架构，采样电路12可根据数字控制相移振荡器16的输出信号(也即，前述的数字控制相移振荡器16内的所述振荡器的输出信号)对接收器的输入信号执行时钟恢复并进行采样，以从所述接收器的输入信号中再现(reproduce)所述数据，其中，图2所示的回路(例如，由采样电路12、相位检测器14、数字低通滤波器15以及数字控制相移振荡器16所形成的回路)可视为一个时钟恢复回路，且所述再现的数据可自所述接收器的前述的至少一个数据端再现，例如，本实施例的数据总线的数据端。此外，所述一组数字控制信号可根据来自所述数据总线的反馈信号产生。作为举例，数字低通滤波器15可对所述反馈信号的衍生物执行低通滤波以产生所述一组数字控制信号。更特别的，相位检测器14可对来自所述接收器的数据总线的所述反馈信号进行相位检测以产生相位检测结果，其中，所述反馈信号的衍生物可保所述相位检测结果。根据一些实施例，例如图1-2所示的实施例中的任一种，数字控制相移振荡器16可根据申请号为14/968,926的美国非临时专利申请的技术启示而实现(例如，申请号为14/968,926的美国非临时专利申请的一个或多个实施例所述的用于在电子设备中执行相移控制的装置，例如，所述申请号为14/968,926的美国非临时专利申请的图1所示的装置100，图3-4中任一个所示的架构，图5-6中任一个所示的数字控制相移振荡器，图7所示的装置100SE，图8所示的装置100DF，图9所示的装置100SE′，图10所示的装置100DF′)。请参阅所述申请号为14/968,926的美国非临时专利申请以获取一些实施细节。通过使用数字控制相移振荡器16，本发明的装置(例如，装置10或装置10′)和相应的方法(例如，用于控制装置10或装置10′操作的方法)可确保所述电子设备的整体性能。与现有技术相比，本发明的装置和相应的方法可获得更低的功率消耗，更小面积，以及更好的时钟恢复。最终，现有技术的问题将不再存在。图3根据本发明的一个实施例提供图1-2中任一个所示的数字控制相移振荡器16的一种电流模式控制方案，其中，级310-1、310-2、…、310-NS可以看作是对图1-2中任一个所示的数字控制相移振荡器16中所示的多个级的举例。在本实施例中，数字控制相移振荡器16中所述多个级中的每个级(如图3所示的级310-1、310-2、…、310-Ns中的任一级)可以包括电流模式放大器。根据一些实施例，数字控制相移振荡器16中所述多个级中的每个级可以包括电压模式放大器。根据一些实施例，所述多个级中的每个级可包括单端放大器或差分放大器。根据本实施例，前述的至少一个混频电路，例如图3所示的注入电路INJ+和INJ-可包括一组可调电流源(如图3上方所示的电流源1和电流源2，和图3下方所示的电流源3和电流源4)，且可以进一步包括一组开关单元(如图3中分别紧挨着这些可调电流源的开关单元)。作为举例，所述一组开关单元耦接于所述一组可调电流源和本实施例的振荡器电路之间，更特别的，耦接于所述一组可调电流源和级310-1、310-2、…、310-Ns中的至少一个级(如一个或多个级)之间，其中，用于获取所述一组时钟信号的所述一组时钟接收端可为分别为这些开关单元的开关控制端。此外，时钟信号ck(π+π*(0/Nx))的相位为(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))的相位为(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))的相位为(π*(0/Nx))，时钟信号ck(π*(1/Nx))的相位为(π*(1/Nx))，这可作为所述一组时钟信号的举例。根据本实施例，装置10可使用分别对应所述一组时钟信号(例如，时钟信号ck(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))，时钟信号ck(π*(1/Nx)))的一组可调电流源(例如，图3中电流源1对应时钟信号ck(π+π*(0/Nx))，电流源2对应时钟信号ck(π+π*(1/Nx))，电流源3对应时钟信号ck(π*(0/Nx))，以及电流源4对应时钟信号ck(π*(1/Nx)))，并根据所述一组数字权重控制信号来选择性地将所述一组时钟信号混频至所述振荡器电路。作为举例，本实施例的数字权重控制信号可携带一组数字权重，例如，数字权重{{(1-W),W},{(1-W),W}}，因此，分别对应所述一组时钟信号(例如，时钟信号ck(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))，时钟信号ck(π*(1/Nx)))的一组可调电流源可产生电流((1-W)*I)、(W*I)、((1-W)*I)和(W*I)(例如，图3中电流源1可产生电流((1-W)*I)，电流源2可产生电流(W*I)，电流源3可产生电流((1-W)*I)，电流源4可产生电流(W*I))。此外，所述一组可调电流源由所述一组数字权重控制信号所控制，且所述一组可调电流源中的每一个选择性地根据所述一组数字权重控制信号中与之相应的数字权重控制信号(例如，所述数字权重控制信号中携带数字权重{{(1-W),W},{(1-W),W}}的数字权重控制信号)将所述一组时钟信号中的相应的一个时钟信号(例如，一组时钟信号时钟信号ck(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))中相应的时钟信号)混频至所述混频器电路。值得说明的是，在图3所示的实施例中，数字控制相移振荡器16中所述多个级中的每个级(如图3所示的级310-1、310-2、…、310-Ns中的任一级)可以包括差分放大器，其中，图3所示的该组差分输出信号S_OUT+和S_OUT-的至少一部分(如一部分或全部)如S_OUT+和/或S_OUT-均可以作为图1-2中任一个所示的输出信号的举例。为简洁起见，本实施例与其他实施例的相似之处不再赘述。根据一些实施例，数字控制相移振荡器16中所述多个级中的每个级(如图3所示的级310-1、310-2、…、310-Ns中的任一级)可以包括单端放大器。为简洁起见，这些实施例与其他实施例的相似之处不再赘述。通常，级310-1、310-2、…、310-Ns中的级数量Ns与前述的N个相位中的相位数量N可不相关。作为举例，在一些实施例中，级310-1、310-2、…、310-Ns中的级数量Ns与N个相位中的相位数量N可不相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，级310-1、310-2、…、310-Ns中的级数量Ns与N个相位中的相位数量N可相同。此外，有关于前述的一些时钟信号的相位(例如，时钟信号ck(π+π*(0/Nx))的相位为(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))的相位为(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))的相位为(π*(0/Nx))，时钟信号ck(π*(1/Nx))的相位为(π*(1/Nx)))的相位参数Nx可与前述X个相位中的相位数量X相关。作为举例，在一些实施例中，有关于这些时钟信号的相位的相位参数Nx可与X个相位中的相位数量X相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，有关于这些时钟信号的相位的相位参数Nx可与X个相位中的相位数量X不相同。此外，有关于前述的一些时钟信号的相位(例如，时钟信号ck(π+π*(0/Nx))的相位为(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))的相位为(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))的相位为(π*(0/Nx))，时钟信号ck(π*(1/Nx))的相位为(π*(1/Nx)))的相位参数Nx可与前述的N个相位中的相位数量N不相关。作为举例，在一些实施例中，有关于这些时钟信号的相位的相位参数Nx可与N个相位中的相位数量N不相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，有关于这些时钟信号的相位的相位参数Nx可与N个相位中的相位数量N相同。图4根据本发明的一个实施例示出了图3所示的注入电路INJ+和INJ-中的任一个的子电路。图4所示的子电路可用于实施所述注入电路INJ+的两个分支(例如，所述注入电路INJ+左边的分支和右边的分支)中的任意一个分支，以及可用于实施所述注入电路INJ-的两个分支(例如，所述注入电路INJ-左边的分支和右边的分支)中的任意一个分支。作为举例，图4所示的架构的四个副本，例如，第一子电路，第二子电路，第三子电路以及第四子电路，可分别用于实施所述注入电路INJ+的两个分支中的左边的分支，所述注入电路INJ+的两个分支中的右边的分支，所述注入电路INJ-的两个分支中的左边的分支，所述注入电路INJ-的两个分支中的右边的分支。关于所述第一子电路，第一子电路的端VB可接收相位为(π+π*(0/Nx))的时钟信号ck(π+π*(0/Nx))，而第一子电路的(NR+1)个开关{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)个金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs))可根据时钟信号ck(π+π*(0/Nx))执行切换操作。此外，第一子电路的端{B[0],B[1],…,B[NR]}可接收对应于所述注入电路INJ+的两个分支中的左边的分支的数字权重控制信号，且用于该左边分支的数字权重(1-W)可等于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)个MOSFET)中导通的开关的数量NR-ON(1)和所有的开关的总的数量(NR+1)的比值，其中，符号“NR-ON(1)”可表示区间范围[0,NR+1]中的一个整数。作为举例，假设用于该左边分支的数字权重(1-W)不等于0。最终，数字NR-ON(1)可为区间范围[0,NR+1]中的一个正整数。在一个实施例中，假设用于该左边分支的数字权重(1-W)和用于注入电路INJ+的两个分支中的另一个的分支(右边的分支)的数字权重W均不等于0。最终，数字NR-ON(1)可为区间范围[0,NR]中的一个正整数。关于所述第二子电路，第二子电路的端VB可接收相位为(π+π*(1/Nx))的时钟信号ck(π+π*(1/Nx))，而第二子电路的(NR+1)个开关{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)个金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs))可根据时钟信号ck(π+π*(1/Nx))执行切换操作。此外，第二子电路的端{B[0],B[1],…,B[NR]}可接收对应于所述注入电路INJ+的两个分支中的右边的分支的数字权重控制信号，且用于该右边分支的数字权重W可等于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)个MOSFET)中导通的开关的数量NR-ON(2)和所有的开关的总的数量(NR+1)的比值，其中，符号“NR-ON(2)”可表示区间范围[0,NR+1]中的一个整数。作为举例，假设用于该右边分支的数字权重W不等于0。最终，数字NR-ON(2)可为区间范围[0,NR+1]中的一个正整数。在一个实施例中，假设用于该右边分支的数字权重W和用于注入电路INJ+的两个分支中的另一个的分支(左边的分支)的数字权重(1-W)均不等于0。最终，数字NR-ON(2)可为区间范围[0,NR]中的一个正整数。关于所述第三子电路，第三子电路的端VB可接收相位为(π*(0/Nx))的时钟信号ck(π*(0/Nx))，而第三子电路的(NR+1)个开关{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)个金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs))可根据时钟信号ck(π*(0/Nx))执行切换操作。此外，第三子电路的端{B[0],B[1],…,B[NR]}可接收对应于所述注入电路INJ-的两个分支中的左边的分支的数字权重控制信号，且用于该左边分支的数字权重(1-W)可等于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)个MOSFET)中导通的开关的数量NR-ON(3)和所有的开关的总的数量(NR+1)的比值，其中，符号“NR-ON(3)”可表示区间范围[0,NR+1]中的一个整数。作为举例，假设用于该左边分支的数字权重(1-W)不等于0。最终，数字NR-ON(3)可为区间范围[0,NR+1]中的一个正整数。在一个实施例中，假设用于该左边分支的数字权重(1-W)和用于注入电路INJ-的两个分支中的另一个的分支(右边的分支)的数字权重W均不等于0。最终，数字NR-ON(3)可为区间范围[0,NR]中的一个正整数。关于所述第四子电路，第四子电路的端VB可接收相位为(π*(1/Nx))的时钟信号ck(π*(1/Nx))，而第三子电路的(NR+1)个开关{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)个金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs))可根据时钟信号ck(π*(1/Nx))执行切换操作。此外，第四子电路的端{B[0],B[1],…,B[NR]}可接收对应于所述注入电路INJ-的两个分支中的右边的分支的数字权重控制信号，且用于该右边分支的数字权重W可等于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)个MOSFET)中导通的开关的数量NR-ON(4)和所有的开关的总的数量(NR+1)的比值，其中，符号“NR-ON(4)”可表示区间范围[0,NR+1]中的一个整数。作为举例，假设用于该右边分支的数字权重W不等于0。最终，数字NR-ON(4)可为区间范围[0,NR+1]中的一个正整数。在一个实施例中，假设用于该右边分支的数字权重W和用于注入电路INJ-的两个分支中的另一个的分支(左边的分支)的数字权重(1-W)均不等于0。最终，数字NR-ON(4)可为区间范围[0,NR]中的一个正整数。根据本实施例，前述的第一子电路、第二子电路、第三子电路以及第四子电路中的每一个均可视为电流接收器(currentsink)。通过使用所述第一子电路、所述第二子电路、所述第三子电路以及所述第四子电路，图3所示的注入电路INJ+和INJ-可根据所述一组数字权重控制信号，例如，携带数字权重{{(1-W),W},{(1-W),W}}的数字权重控制信号，选择性地将所述一组时钟信号，例如时钟信号ck(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))，时钟信号ck(π*(1/Nx))，混频至所述振荡器电路。为简洁起见，本实施例与其他实施例的相似之处不再赘述。通常，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与前述的相位数量N可不相关。作为举例，在一些实施例中，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与N个相位中的相位数量N可不相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与N个相位中的相位数量N可相同。此外，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与前述的有关于一些时钟信号的相位的相位参数Nx(例如，图3所示的时钟信号ck(π+π*(0/Nx))的相位为(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))的相位为(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))的相位为(π*(0/Nx))，时钟信号ck(π*(1/Nx))的相位为(π*(1/Nx)))可不相关。作为举例，在一些实施例中，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与有关于上述的一些时钟信号的相位的相位参数Nx可不相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与有关于上述的一些时钟信号的相位的相位参数Nx可相同。根据一些实施例，可根据所述一组数字控制信号选择性地将所述一组时钟控制信号合并至所述多个级中的一个特定级来控制数字控制相移振荡器16中的振荡器(更特别的，为所述振荡器电路)的输出信号的相移。作为举例，可根据所述一组数字控制信号选择性地将所述一组时钟控制信号中的至少一部分(例如，一部分或全部)注入至所述特定级来控制数字控制相移振荡器16中的振荡器(更特别的，为所述振荡器电路)的输出信号的相移，其中，前述的所述一组时钟信号的至少一部分的信号数量与所述一组数字控制信号携带的一组数字权重值相对应。为简洁起见，这些实施例与其他实施例的相似之处不再赘述。根据一些实施例，可根据所述一组数字控制信号选择性地将所述一组时钟控制信号合并至所述多个级中的一个特定级以及根据另一组数字控制信号选择性地将另一组时钟控制信号合并至所述多个级中的另一个级，来控制数字控制相移振荡器16中的振荡器(更特别的，为所述振荡器电路)的输出信号的相移。作为举例，可根据所述一组数字控制信号选择性地将所述一组时钟控制信号中的至少一部分(例如，一部分或全部)注入至所述特定级以及根据所述另一组数字控制信号选择性地将所述另一组时钟控制信号中的至少一部分(例如，一部分或全部)注入至所述另一个级，来控制数字控制相移振荡器16中的振荡器(更特别的，为所述振荡器电路)的输出信号的相移，其中，前述的所述一组时钟信号的至少一部分的信号数量与所述一组数字控制信号携带的一组数字权重值相对应，前述的所述另一组时钟信号的至少一部分的信号数量与所述另一组数字控制信号携带的一组数字权重值相对应。作为举例，所述另一组时钟信号与所述一组时钟信号相同。为简洁起见，这些实施例与其他实施例的相似之处不再赘述。图5为本发明的另一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置20的示意图。其中，本实施例的装置20可包括图1所示的架构中的部分组件。与图1所示的架构相比，装置20可包括一个内嵌有模拟相位旋转器的混合低通滤波器电路25用于替代前述的数字低通滤波器15，还可包括一个电压控制相移振荡器26用于替代前述的数字控制相移振荡器16。此外，由于混合低通滤波器电路25装备有模拟相位旋转器，因此前述的一组数字控制信号可被替换为来自混合低通滤波器电路25的一组模拟控制信号，其中，相移与所述一组模拟控制信号相对应，且所述一组模拟控制信号携带有一组模拟权重用于替换前述的一组数字权重，并用于选择性混频所述一组时钟信号。作为举例，类似于数字控制相移振荡器16，电压控制相移振荡器26也可包括一组时钟接收端和多个级，以及还包括具有模拟控制端的一个或多个混频电路(例如，一个或多个具有模拟控制端的注入电路)。前述的具有模拟控制端的一个或多个混频电路可用于根据所述一组模拟控制信号选择性地将所述一组时钟信号混频至所述多个级中的一个级或多个级。此外，图5所示的回路(例如，由采样电路12、解串器13、相位检测器14、混合低通滤波器电路25以及电压控制相移振荡器26所形成的回路)可视为时钟恢复回路。为简洁起见，本实施例与其他实施例的相似之处不再赘述。图6根据本发明的一个实施例示出图5中所示的电压控制相移振荡器26的一种控制方案。作为举例，图3所示的注入电路INJ+和INJ-可替换为图6所示的架构中处于下半部分的模拟注入电路INJ，用于实现图5所示的电压控制相移振荡器26。根据本实施例，时钟信号CK0具有相位0°，时钟信号CK180具有相位180°，时钟信号CK(x)具有相位x°，时钟信号CK(x+180)具有相位(x+180)°可作为所述一组时钟信号的举例，且用于接收时钟信号CK0，CK180，CK(x)，以及CK(x+180)的时钟端可作为电压控制相移振荡器26的一组时钟接收端的举例。此外，电压控制端VC和VCB可作为前述的电压控制相移振荡器26的一个或多个混频电路的模拟控制端的举例。如图6所示，模拟注入电路的不同分支可共享与这些分支电连接的电流源IWI的电流IWI。为简洁起见，本实施例与其他实施例的相似之处不再赘述。本发明所述描述的装置和技术的各部分可独立使用，或合并使用，或以本发明前面并未描述的其他方式使用，因此，本发明不限于前面所描述的或附图所示出的组件的应用或排布。例如，一个实施例中描述的部件也可与其他实施例描述的部件以任何方式进行组合。权利要求书中用以修饰元件的“第一”、“第二”，“第三”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或所执行方法的时间次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。当前第1页1 2 3