1.一种SRAM型FPGA器件单粒子反转探测及纠错的电路，其中SRAM型FPGA器件包括SRAM、编程控制模块、地址指针移位寄存器组模块和数据移位寄存器组模块；其中地址指针移位寄存器组模块和数据移位寄存器组模块分别与SRAM连接，地址指针移位寄存器组模块和数据移位寄存器组模块还分别与编程控制模块连接，其特征在于，所述编程控制模块设有地址计数器并在编程控制模块增加单粒子反转探测工作模式，数据移位寄存器组模块与编程控制模块的连接回路上设有校验检测模块；
其中地址计数器用来产生从0到N的数值，编程控制模块在地址指针移位寄存器组中从0位开始，逐位移动地址指针，直到第N位；地址计数器中的数值与其同步；当指针在第n位时，第n位的字线为高，所连的一行SRAM单元被选中，此时能够对这些SRAM进行读和写，其它字线为低；在任何时刻，最多只能有一个字线为高，或者都为低；
校验检测模块读取从数据移位寄存器移位过来的数据，这些数据是从选中的一行SRAM单元回读的数据；在进行校验时，基于串行数据算法，对整行数据进行校验。
2.根据权利要求1所述的电路，其特征在于，在数据移位寄存器组模块与编程控制模块的连接回路上还设有出错报告模块，出错报告模块用于在校验检测模块发现错误时报告。
3.根据权利要求2所述的电路，其特征在于，出错报告模块报错的方式有两种：第一种是将出错报告信号接到IO口，由系统决定相应的纠错步骤；第二种是向编程控制模块报告，编程控制模块根据地址计数器中的数值，自动执行相应纠错流程。
4.根据权利要求1所述的电路，其特征在于，所述校验检测模块的校验方法为奇偶（Parity）校验，循环冗余（CRC）校验或错误检查和纠正（ECC）校验中的一种。
5.根据权利要求4所述的电路，其特征在于，采用SRAM中闲置的SRAM单元来简化或增强校验检测模块，SRAM中每一个位线和字线交叉的位置有一个SRAM单元；其是基于所采用的校验方法对闲置的SRAM单元进行利用，具体为：
在单粒子反转且为奇偶校验时，事先对一行中“1”的个数统计，当“1”的个数为奇数时，在一个闲置单元赋值“1”，此时总个数就是偶数了；如果“1”的个数为偶数时，在一个闲置单元赋值“0”，总个数总保持偶数，在校验时，只要看回读“1”的个数是否是偶数就行了；
在单粒子反转且为循环冗余校验时，循环冗余采用两种元素的伽罗瓦域，两个元素为0和1，能够匹配计算机体系结构，发送方和接收方必须确定一个生成多项式GF（2）；
基于多项式、收到的数据和其追加到数据的计算检查值或CRC，接收方校验结果是否0，若是0意味着没有错误，否则就是错误；
在单粒子反转且为错误检查和纠正（ECC）校验时，除错误检查外，ECC还包括利用从数据中得出的冗余数据和收到的数据做计算；若是计算结果是0意味着没有错误，否则就是错误；根据错误结果能够推导出位错误，并做更正。