一种三维芯片及其时钟TSV调整方法与流程

本发明涉及一种芯片技术，特别是涉及一种三维芯片及其时钟TSV调整方法。

背景技术：

三维芯片(3D-IC)将未封装的裸晶片在垂直方向上进行堆叠，并封装成一颗完整的芯片。这些堆叠在一起的晶片通过一种叫做“过硅穿孔”(through-silicon-via，下简称TSV)的技术来互向传递信号。三维芯片这种与传统芯片截然不同的封装方式具有许多的优点，包括：芯片的面积变小了，集成密度极大的增加了；TSV的垂直距离远小于普通的连线，从而使信号延迟减小；相应的芯片功耗也会变小；更重要的是，不同工艺的芯片可以通过堆叠的方式集成在一起，减小了多工艺芯片制造的成本和风险。但是，由于制造技术的瓶颈，三维芯片中的TSV含有一些难以在制造测试中发现缺陷，TSV易随着时间流逝性能退化(老化)甚至产生故障。由于TSV的制造过程中含有破坏性的工艺，可能导致TSV和金属线的衔接界面产生裂痕；同时研究表明TSV结构本身存在严重的电迁移(electromigration，简称EM)，并诱发会空洞效应(即TSV内部出现空洞)，其影响与上述金属线界面裂痕一样，会增加TSV的阻抗，使经过TSV的信号延迟增大。元件阻抗的增加将会导致信号的传递违反时序(timing)约束，产生时钟偏移(clock skew)，对芯片可靠性产生影响。当前，功能性TSV主要分为信号TSV(用于传递数据)与时钟TSV(用于传递时钟信号)。其中，时钟TSV的老化对于电路的影响相较于电路自身元件老化以及信号TSV而言，范围更广、情况更复杂。

鉴于此，如何找到一种适用于三维芯片的时钟TSV调整方案以提高三维芯片的可靠性就成了本领域技术人员亟待解决的问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维芯片的时钟TSV调整方法，用于解决现有技术中三维芯片的可靠性受时钟TSV的老化影响很大的问题。

为实现上述目的及其他相关目的，本发明提供一种三维芯片的时钟TSV调整方法，所述三维芯片的时钟TSV调整方法包括：在芯片制造前，为时钟TSV增加一个可调时钟缓冲器，所述可调时钟缓冲器用于调节所述时钟TSV的时钟信号；在时钟TSV相关的路径的触发器上放置老化传感器，所述老化传感器用于监测所述路径上的异常；在芯片制造后，通过查询所有老化传感器的输出获得一个警报列表，针对所述警报列表中的每一个警报，进行警报原因诊断，并根据诊断结果对相应的时钟TSV的时钟信号进行调整。

可选地，所述可调时钟缓冲器包括可向前调整的时钟缓冲器、可向后调整的时钟缓冲器、可同时向前调整和向后调整的时钟缓冲器中的任一种。

可选地，所述老化传感器包括三个部件：一个延迟元件，用于产生与定义保护带区间；一个逻辑电路，用于检测在保护带区间中出现的变化；一个额外的锁存器或触发器与所述逻辑电路一起工作，保持所述老化传感器的输出。

可选地，放置老化传感器的触发器的确定过程包括：确定所有的与时钟TSV相连接的触发器，选择能够覆盖所有时钟TSV的最小数量的触发器，在所选择的触发器路径上放置老化传感器。

可选地，放置老化传感器的触发器的确定过程还包括：去除驱动端与接收端采用同一个时钟TSV的路径，然后在剩下的路径的触发器中考虑放置老化传感器。

可选地，进行警报原因诊断，并根据诊断结果对相应的时钟TSV的时钟信号进行调整的具体实现包括：根据所述警报信息与电路静态结构信息推测出现问题的时钟TSV，对所述时钟TSV的时钟信号进行微调。

可选地，所述警报信息包括：时钟TSV相关的怀疑权值。

可选地，所述电路静态结构信息包括：时钟TSV相关的收益权值。

可选地，进行警报原因诊断，并根据诊断结果对相应的时钟TSV的时钟信号进行调整的具体实现包括：找到所述警报相关的所有可疑的路径，对所述可疑的路径执行路径延迟测试，以找到发出警报的路径；将所述发出警报的路径的发送端的一个时钟TSV诊断为问题时钟TSV，对所述问题时钟TSV的时钟信号进行调整，直到确定所述可疑的路径都不再触发警报。

可选地，进行警报原因诊断，并根据诊断结果对相应的时钟TSV的时钟信号进行调整的具体实现还包括：对所调整的问题时钟TSV所连接的所有路径执行路径延迟测试，如果路径延迟测试结果没有产生新的警报，则调整成功；如果路径延迟测试结果产生新的警报并无法调整成功，则恢复先前对所述问题时钟TSV的调整，重新确定可能的问题时钟TSV，并对新的问题时钟TSV的时钟信号进行调整。

本发明还提供一种三维芯片，所述三维芯片包括：时钟TSV，所述时钟TSV具有一个可调时钟缓冲器，所述可调时钟缓冲器用于调节所述时钟TSV的时钟信号；老化传感器，所述老化传感器放置在时钟TSV相关的路径的触发器上，用于监测所述路径上的异常；在监测到路径上的异常时输出警报。

可选地，所述可调时钟缓冲器包括可向前调整的时钟缓冲器、可向后调整的时钟缓冲器、可同时向前调整和向后调整的时钟缓冲器中的任一种。

可选地，所述老化传感器包括三个部件：一个延迟元件，用于产生与定义保护带区间；一个逻辑电路，用于检测在保护带区间中出现的变化；一个额外的锁存器或触发器与所述逻辑电路一起工作，保持所述老化传感器的输出。

可选地，放置老化传感器的触发器的确定过程包括：确定所有的与时钟TSV相连接的触发器，选择能够覆盖所有时钟TSV的最小数量的触发器，在所选择的触发器路径上放置老化传感器。

可选地，放置老化传感器的触发器的确定过程还包括：去除驱动端与接收端采用同一个时钟TSV的路径，然后在剩下的路径的触发器中考虑放置老化传感器。

可选地，所述老化传感器包括二级老化传感器。

可选地，所述三维芯片采用如上所述的三维芯片的时钟TSV调整方法对所述警报进行诊断处理。

如上所述，本发明的一种三维芯片及其时钟TSV调整方法，具有以下有益效果：采用了有效的诊断技术，在老化传感器预测到失效(违反时序约束)的时候分辨问题根源。当确认了使路径在未来失效的根源是时钟TSV，我们可以调整这个时钟TSV直至偏移正常。如果根源是电路自身老化，我们可以采用已有的应对技术。从而能够同时应对时钟TSV老化与电路自身元件老化带来的影响，提高了芯片可靠性。

附图说明

图1显示为本发明的三维芯片的时钟TSV调整方法的一实施例的流程示意图。

图2a，2b显示为本发明的三维芯片的时钟TSV调整方法的一实施例的三维芯片总体结构示意图。

图3显示为本发明的三维芯片的时钟TSV调整方法的一实施例的老化传感器结构示意图。

图4显示为本发明的三维芯片的时钟TSV调整方法的一实施例的时钟TSV网络结构示意图。

图5a，5b显示为本发明的三维芯片的时钟TSV调整方法的一实施例的放置老化传感器方案逻辑示意图。

图6显示为本发明的三维芯片的时钟TSV调整方法的一实施例的怀疑权值计算示意图。

图7a，7b显示为本发明的三维芯片的时钟TSV调整方法的一实施例的收益值计算示意图。

图8a，8b显示为本发明的三维芯片的时钟TSV调整方法的一实施例的时钟TSV调整示意图。

图9显示为本发明的三维芯片的时钟TSV调整方法的另一实施例的调整流程示意图。

图10显示为本发明的三维芯片的时钟TSV调整方法的另一实施例的复合调整原理示意图。

图11显示为本发明的三维芯片的时钟TSV调整方法的另一实施例的老化传感器结构示意图。

图12显示为本发明的三维芯片的一实施例的结构示意图。

元件标号说明

1 三维芯片

11 时钟TSV

111 可调时钟缓冲器

12 老化传感器

S1～S2 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种三维芯片的时钟TSV调整方法。在一个实施例中，如图1所示，所述三维芯片的时钟TSV调整方法包括：

步骤S1，在芯片制造前，为时钟TSV增加一个可调时钟缓冲器，所述可调时钟缓冲器用于调节所述时钟TSV的时钟信号；在时钟TSV相关的路径的触发器上放置老化传感器，所述老化传感器用于监测所述路径上的异常。在一个实施中，所述三维芯片的总体结构如图2(包括图2a，2b)所示，其中，图2a中有两个晶片堆叠在一起，上层晶片被削薄后就可以让TSV穿透衬底。它与两层晶片的前端布线连在一起，起到了传递信号(包括电源/接地/始终信号)的作用。图2b中显示了三维芯片的剖面图。其中三个晶片一起堆叠。所放置的老化传感器如图3所示，老化传感器的设计是在基础的触发器上增加了如下三个部件：(1)一个延迟元件，用于产生与定义保护带区间；(2)一个逻辑电路用于检测在保护带区间中出现的变化；(3)一个额外的锁存器或触发器与上述逻辑电路一起工作，保持老化传感器的输出。所述可调时钟缓冲器包括可向前调整的时钟缓冲器、可向后调整的时钟缓冲器、可同时向前调整和向后调整的时钟缓冲器中的任一种。

老化传感器负责在运行时预测这条路径上近未来发生的失效。对于一个成本效益好的老化传感器放置方案而言，第一个目标是是插入尽可能少的传感器，同时能监视到尽可能多的时钟TSV。此外，老化传感器还应当能够快速反应，即尽可能早地预测到未来的失效。在一个实施例中，放置老化传感器的触发器的确定过程包括：确定所有的与时钟TSV相连接的触发器，选择能够覆盖所有时钟TSV的最小数量的触发器，在所选择的触发器路径上放置老化传感器。放置老化传感器的触发器的确定过程还包括：去除驱动端与接收端采用同一个时钟TSV的路径，然后在剩下的路径的触发器中考虑放置老化传感器。三维芯片中的时钟网络结构往往比较复杂，我们对原始电路结构图进行不失一般性的变换，将老化传感器放置问题抽象为运筹学研究中典型的组合优化问题，并借助已有解法提出较好的老化传感器放置方案。在一个实施例中，三维芯片中的时钟网络结构如图4所示，其中一个时钟TSV(TSV1、TSV2)可能连接到多个触发器(FF1、FF2、FF3、FF4、FF5)上，其中Si代表槽(包括S1、S2、S3、S4、S5、S6)。因此其老化的影响也会波及到多个触发器、多条路径(P1、P2、P3、P4)上。采用本方法放置老化传感器可以减少老化传感器的数目，这也简化了芯片电路的布线设计。

在一个实施例中，参见图5(包括图5a，5b)所示，在时钟TSV相关的路径上放置老化传感器的具体实现包括：首先，我们从电路中提取与我们问题相关的部件信息，即时钟TSV、路径及触发器。图5(a)展示了一个例子，我们将路径驱动端的触发器(下简称DrvFF)放置在图左侧，将接路径收端的触发器(下简称RcvFF)放在右侧。时钟TSV为驱动端触发器和接收端触发器提供时钟信号(下简称DrvTSV和RcvTSV)。图中触发器和TSV之间有边意味着这个触发器的时钟信号经过TSV，而触发器与触发器之间的边是路径。特别指出，存在一些触发器，它们既是DrvFF又是RcvFF，因此我们重复在图中画出它们。接着，在图中去掉没有DrvTSV与RcvTSV的路径(如图5(a)中的路径FF5to FF10)，也去掉那些DrvFF与RcvFF共用同一个TSV的路径(如FF1 to FF7)。最后，我们在图中将DrvFF和RcvTSV去掉，但保持DrvTSV与RcvFF的连接关系，由此我们得到了一张偶图(如图5(b)所示)。这张偶图清晰地表现出，哪些触发器的时钟信号经过时钟TSV。到此，老化传感器的放置问题能够被抽象为一个最小集合覆盖(minimum set-cover problem)问题。换言之，给定时钟TSV、触发器的集合，以及每个触发器对应的时钟TSV的集合，我们的目标是选择最小数量的触发器，能够覆盖全部的时钟TSV。这是一个简单的贪婪法就能够高效地解决问题。一般地，延迟越长的关键路径越容易发生失效，因此它们应该优先布置传感器。另一方面，如果信号通过越多的时钟TSV，则越多的时钟偏移被累加。因此，我们为获得的偶图(如图5(b))中的每条边增加权值如下：

其中，D_path是由静态时序分析获得的路径延迟，m及n是连接在这条边(路径)上的DrvTSV与RcvTSV的数量，D_DrvTSV及D_RcvTSV是自定义的权重因子。此外，存在一种特殊的路径——与其相连的TSV只有RcvTSV而没有DrvTSV。根据图4可知，时钟TSV的老化对于这种路径反而有益。为了允许通过调整可调缓冲器扩展这种路径的服务时长，就需要在这种路径上的上插入传感器以获知警报信息，并在警报触发后将其RcvTSV往前调整。

步骤S2，在芯片制造后，通过查询所有老化传感器的输出获得一个警报列表，针对所述警报列表中的每一个警报，进行警报原因诊断，并根据诊断结果对相应的时钟TSV的时钟信号进行调整。在一个实施例中，进行警报原因诊断，并根据诊断结果对相应的时钟TSV的时钟信号进行调整的具体实现包括：根据所述警报信息与电路静态结构信息推测出现问题的时钟TSV，对所述时钟TSV的时钟信号进行微调。这种方法也被称为基于推测的诊断与时钟调整。所述警报信息包括：时钟TSV相关的怀疑权值。怀疑权值(suspicious weight)用于表明这个时钟TSV是引发失效的根源的可能性大小。与一个传感器所在的接收端触发器所连接的所有路径上的驱动端时钟TSV称为与这个传感器相关的TSV，而一个时钟TSV的怀疑权值被定义为与它相关的传感器集合中触发的警报数量。在一个实施例中，图6表明了怀疑权值的计算，当某个传感器报警时(如图6中的FF7和FF8)，我们查询当前的警报列表。对于每一个传感器，我们为它及与它相关DrvTSV(根据静态电路结构获得，如FF7与TSV1、TSV2、TSV3相关)维护一张表。根据警报列表，一个时钟TSV的怀疑权值被定义为与它相关的传感器集合中触发的警报数量。在本例中，传感器FF7和FF8出现警报，TSV1、TSV2、TSV3的怀疑权值分别为2，1，1。进一步地，所述电路静态结构信息还包括：时钟TSV相关的收益权值。所述电路静态结构信息包括：时钟TSV相关的收益权值。收益权值(beneficial weight)，代表如果调整这个时钟TSV，对于它所连接的路径而言，我们能够获得收益的多少。在无法由动态信息决定调整目标时，我们需要考察已知的电路静态结构，以便选择一个能获得较大收益的时钟TSV进行调整。而TSV的收益权值则反映了如果调整这个时钟TSV，对于它所连接的路径而言，我们能够获得收益的多少。在一个实施例中，图7(包括图7a，7b)表明了收益权值的计算，如图7a所示，往后调整TSV2会影响多条路径。其中，部分路径的安全边际有所增加(如FF3 to FF6及FF4 to FF7)，而其他被缩短(如FF1 to FF8)。一个时钟TSV可能是某些路径的DrvTSV，同时也是其他路径的RcvTSV。因此，我们为时钟TSV扮演的不同角色定义了两个收益权值。假定一个时钟TSV是D条路径的DrvTSV、R条路径的RcvTSV，则它的收益权值定义如下：

w_DrvTSV＝D-R

w_RcvTSV＝R-D

在图7b中的TSV2是路径FF3 to FF6以及FF4 to FF7的DrvTSV，同时也是路径FF1 to FF8的RcvTSV。因此，TSV2作为DrvTSV的收益权值是2，作为RcvTSV它的收益权值是-1。最后得到TSV1、TSV2、TSV3的收益权值分别为3,1,1。

我们能够借助这两种类型的权值去决定调整哪一个时钟TSV。我们首先从警报列表开始，对于某一个触发警报的传感器，从与它相关的DrvTSV开始选择。如果有多个DrvTSV，我们计算它们各自的怀疑权值，并选择一个拥有最大权值的DrvTSV开始调整。在更复杂的情况下，可能有多个DrvTSV并且拥有相同的怀疑权值。在这种情况下，我们选择一个拥有最大收益权值的DrvTSV进行调整。如果对于没有相关的DrvTSV，我们由此能确认引起失效的根源是电路自身元件老化。在这种情况下，我们可以调用已用的应对电路自身元件老化的解决方案。然而，我们也能够调整这条路径的RcvTSV(拥有最大收益权值的那一个)。考虑到基于推测的诊断并不是准确的，因此我们在后续的时钟调整过程中，只调整时钟缓冲器(向前或向后)“一格”。如果推测是准确的，则在未来一段时间内不会出现警报，否则上述过程诊断及时钟调整过程会被重复。

在一个实施例中，进行警报原因诊断，并根据诊断结果对相应的时钟TSV的时钟信号进行调整的具体实现包括：找到所述警报相关的所有可疑的路径，对所述可疑的路径执行路径延迟测试，以找到发出警报的路径；将所述发出警报的路径的发送端的一个时钟TSV诊断为问题时钟TSV，对所述问题时钟TSV的时钟信号进行调整，直到确定所述可疑的路径都不再触发警报。进一步地，进行警报原因诊断，并根据诊断结果对相应的时钟TSV的时钟信号进行调整的具体实现还包括：对所有的以所调整的问题时钟TSV为接收端时钟的路径执行路径延迟测试，如果路径延迟测试结果没有产生新的警报，则调整成功；如果路径延迟测试结果产生新的警报，则恢复先前对所述问题时钟TSV的调整，重新确定可能的问题时钟TSV，并对新的问题时钟TSV的时钟信号进行调整。这种方法也被称作基于在线测试的诊断与时钟调整，其基本的工作流分为两个阶段：(1)基于在线测试的诊断；(2)基于广泛搜索(extensive search)的时钟调整。

为了执行在线测试，我们需要使用路径延迟测试。诊断如下述展开：当一个老化传感器触发警报时(如图7b中的FF6)，我们找到所有可疑的路径(如FF2 to FF6与FF3 to FF6)，由此获得可疑的时钟TSV(如TSV1和TSV2)。接下来，我们对可疑的路径执行路径延迟测试，以确定是哪一条路径使警报触发。由此，我们能够缩小怀疑列表(如TSV2被移除)。为了在诊断时区分警报触发的根源是时钟TSV老化还是电路自身元件老化，我们为那些DrvTSV是受怀疑时钟TSV的路径执行额外的延迟测试(如图7b中的TSV1受到怀疑，我们将额外测试路径FF1 to FF7以及FF1 to FF8)。然而，在这个时候，大多数这样的路径还能够通过延迟测试，否则我们应当能够观察到更多的警报。为了确定受怀疑的时钟TSV是否是根源，我们在这里刻意地把受怀疑的时钟TSV往前调整(让它更“老化”一些)，使得额外测试的路径的安全边际更短。如果这些额外测试的路径在这种情况下没有通过测试，我们则有拥有相当的信心去确信这个时钟TSV就是根源。否则，我们认为根源是电路自身元件的老化。

接下来，我们详细地阐述时钟调整机制。对于已确认为根源的时钟TSV，我们迭代地调整缓冲器，并对路径使用延迟测试确认没有警报再被触发。在每一轮迭代中，我们验证：(1)这个警报不会再被触发；(2)没有其他关键路径因为我们的调整触发新的警报。第一个条件用于确保我们的调整程度足够，使得路径拥有足够的时间松弛度(time slack)(这是相对于基于推测的时钟诊断与调整中，其调整过程中仅作“一格”调整而言，最主要区别)。第二个条件是，如果整个被调整的时钟TSV同时是某些路径的RcvTSV，则要保证它们仍拥有足够的时间松弛度。

在一个实施例中，如图8(包括图8a，8b)所示，其中图8a展示了基于广泛搜索的时钟调整流程，图8b展示了样例电路的结构。假定基于在线测试的诊断确认了路径FF1 to FF8使得FF8上的传感器触发警报，并确认根源是TSV1。我们向后调整这个TSV直到FF1 to FF8不再触发警报(第一步①)。在第二步②，如果对于这个TSV的调整能够成功，我们使用执行路径延迟测试去验证是否出现了新的受害路径。具体来说，我们验证那些拥有我们调整的TSV作为RcvTSV的路径(比如FF5 to FF7)。如果没有这样的路径存在，我们已经成功。否则，我们对新出现的受害路径递归地执行基于广泛搜索的时钟调整(第三步③)。值得指出的是，缓冲器的可调范围有限，在某些情况下即使穷极缓冲器的调整范围，也不能使得对于这个TSV的调整让路径拥有足够的时间松弛度。在这种情况下，我们恢复先前做的调整并且以相同的方式尝试调整另一个可能存在的时钟TSV(如TSV2)(第四步④)。进一步地，如果没有其他时钟TSV，我们则报告失败并退出。在这个递归调整的过程中，为了避免潜在的死锁以及过分深的递归过程，我们在一次搜索中限制了每一个可调缓冲器的调整方向。即，如果一个时钟TSV的缓冲器被向后调整了，它在后续的调整过程中也只能向后调整。如果基于在线测试的诊断得出的根源是电路自身元件老化，我们可以调整拥有最大收益权值的RcvTSV。

在一个实施例中，如图9所示，我们提出的技术大体上分为芯片制造前阶段(即芯片设计阶段)与芯片制造后阶段(即芯片使用阶段)。在芯片制造前完成配套支持硬件(老化传感器、可调缓冲器)的插入工作，在芯片制造后，技术进一步细分为诊断与调整两个阶段。调整阶段的进行依赖于诊断阶段提供的信息，故我们提出了两套在精确度与开销上各有取舍的方案，也综合上述两套方案提出了一套在精确度与开销上取得平衡的复合解决方案。具体地，在芯片制造前阶段，我们在时钟树合成期间插入老化传感器和可调缓冲器。同时，我们进行静态时序分析，以获知对每一条路径延迟的估计。我们在每一个时钟TSV上布局可调时钟缓冲器，缓冲器能够从两个方向调节。即可向前调整(减少延迟)和向后调整(增加延迟)。之所以允许在两个方向上调整，是因为时钟TSV的老化在一些时候会对路径有害，而在另一些时候会对路径有益。因此，我们有两种方式去缓解老化的影响：(1)往后调整那些连接在路径驱动端触发器上的时钟TSV上的可调缓冲器；(2)往前调那些连接在路径接收端触发器上的时钟TSV上的可调缓冲器。

在芯片制造后阶段，我们通过查询所有老化传感器的输出获得一个警报(预测在未来发生失效)列表。对于每一个警报，我们诊断触发这个警报的原因，以决定调整哪一个时钟TSV。在诊断阶段，我们设计了两个诊断机制——基于推测的诊断和机遇在线测试的诊断。前者单纯地通过动态的警报信息与电路静态结构信息去猜测引起失效的根源，因此准确度不能保证。而后者则是一种确定性的方式——通过在线测试——确定根源。上述两种诊断机制将配以两种不同的时钟调整过程：(1)基于推测的诊断的基本思想是“试错法”，在后续的时钟调整中每次仅调整可调缓冲器的“一格”(如增加或减少1％时钟周期的延迟)；(2)在基于在线测试的诊断机制下，我们能够获得一个确定的诊断结果，因此我们可以大幅调整缓冲器，并且能够在线验证调整是否奏效。然而，相对于推测而言，进行在线测试需要系统停机，这对于可用性要求很高的系统而言是难以负担的。因而，我们提出了一套混合的解决方案，以平衡可靠性和可用性。必须指出的是，推测、在线测试和在线调整都是在线执行的，相应的数据(程序、测试数据和警报列表等)被存储在非易失性存储器中。

基于推测的诊断与时钟调整精确度不足，在使用频繁(老化较快)或结构复杂的电路上可能不能很好应用。另一方面，基于在线测试的诊断与时钟调整虽然精确度较高，但在线测试需要系统停机，在可用性要求较高的系统中也不能很好应用。综上所述，我们通过集成上述两种方案提出一种复合解决方案，以平衡精确度与测试的开支。在一个实施例中，复合调整原理如图10所示，这个复合解决方案的基础思想是将安全边际划分为两半。在前半部分，我们使用并允许基于推测的诊断与时钟调整进行多次尝试。如果时钟TSV与电路自身元件持续老化，或者推测持续失败，一些路径可能会落入后半部分安全边际中，我们在这个时候为这些路径应用基于在线测试与时钟调整方法，确保诊断和调整的精确度。随着老化的进行，路径的总延迟首先进入一级安全界限(safety margin)范围，在这个范围内我们将对这条路径执行基于推测的诊断与时钟调整。如上述调整效果不明显或老化影响不可抗拒地继续加重，总延迟将进入二级安全界限范围，这意味着路径已接近最终失效，在这个范围内我们将对这条路径执行基于在线测试的诊断与时钟调整，这能够更精确、更有效地缓解老化的影响。为了支持这套复合解决方案，关键是要设计一个拥有两级警报的老化传感器。在一个实施例中，所述老化传感器为如图11所描述的二级老化传感器，我们在原老化传感器中增加了另一个延迟为D1的延迟元件，串联在原有的延迟元件(延迟为D2)上以形成第二级传感器。

本发明还提供一种三维芯片，所述三维芯片采用如上所述的三维芯片的时钟TSV调整方法对所述警报进行诊断处理。在一个实施例中，如图12所示，所述三维芯片1包括所述时钟TSV11以及老化传感器12。其中：

所述时钟TSV11具有一个可调时钟缓冲器111，所述可调时钟缓冲器用于调节所述时钟TSV的时钟信号。所述可调时钟缓冲器包括可向前调整的时钟缓冲器、可向后调整的时钟缓冲器、可同时向前调整和向后调整的时钟缓冲器中的任一种。

所述老化传感器12与所述时钟TSV11相连，放置在时钟TSV相关的路径的触发器上，用于监测所述路径上的异常；在监测到路径上的异常时输出警报。在一个实施例中，所述老化传感器包括三个部件：一个延迟元件，用于产生与定义保护带区间；一个逻辑电路，用于检测在保护带区间中出现的变化；一个额外的锁存器或触发器与所述逻辑电路一起工作，保持所述老化传感器的输出。在另一个实施例中，所述老化传感器如图11所描述的二级老化传感器。所述二级老化传感器包括：两个延迟元件D1和D2，D2串联在D1上，并连接二级传感器输出。

在一个实施例中，放置老化传感器的触发器的确定过程包括：确定所有的与时钟TSV相连接的触发器，选择能够覆盖所有时钟TSV的最小数量的触发器，在所选择的触发器路径上放置老化传感器。放置老化传感器的触发器的确定过程还包括：去除驱动端与接收端采用同一个时钟TSV的路径，然后在剩下的路径的触发器中考虑放置老化传感器。具体地，放置老化传感器的确定过程参见如上所述的三维芯片的时钟TSV调整方法。对所述三维芯片的具体调整方法也参见如上所述的三维芯片的时钟TSV调整方法。

综上所述，本发明的一种三维芯片及其时钟TSV调整方法采用了有效的诊断技术，在老化传感器预测到失效(违反时序约束)的时候去分辨问题根源。当确认了使路径在未来失效的根源是时钟TSV，我们可以调整这个时钟TSV直至偏移正常。如果根源是电路自身老化，我们可以采用已有的应对技术。从而能够同时应对时钟TSV老化与电路自身元件老化带来的影响，提高了芯片可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。