用于控制抖动和/或相位噪声的注入锁定振荡器和方法与流程

本申请要求2015年8月6日提交的序列号62/201992的美国临时专利申请的优先权，由此通过引用将其整个内容并入。

技术领域

本公开的各种实施例涉及注入锁定振荡器。更具体地，本公开的各种实施例涉及用于控制抖动和/或相位噪声的注入锁定振荡器和方法。

背景技术：

当前，振荡器用在反馈环路或控制环路内的各种电路中。这样的电路可包含锁相环电路、滤波器、调制器等等。这样的电路可用于可包含可能需要本地时基(或输出时钟)的频率合成和时钟生成/恢复的各种应用。本地时基可与需要被控制在指定限度内的特定属性相关联。示例属性可包含频率稳定性、抖动和/或相位噪声。相位噪声或抖动可与相对于时间的本地时基转变中的波动和变化的测量结果相对应。通常在频域中表示相位噪声。

进一步的，本地时基的生成可能需要外部时序参考。在某些情形下，当振荡器用于频率合成应用时，晶体谐振器可用作用于生成本地时基的外部时序参考。在频率合成应用中期望的本地时基属性是低频率变化(高稳定性)和低相位噪声。进一步的，在某些情形下，当振荡器用于时钟生成/恢复应用时，包括诸如抖动的信号损伤的传入数据流可用作用于生成本地时基的外部时序参考。时钟生成/恢复应用中期望的本地时基的属性是在宽频带上准确跟踪传入数据流的相位噪声和/或抖动中的变化的能力。相位噪声或抖动抑制的量、或者跟踪相位噪声或抖动的精度可能依赖于闭合或反馈环路电路的带宽。

过去已经利用了各种方法，以实现在时钟生成/恢复应用中将本地时基相位锁定到外部参考。例如，可包含相位检测器、环路滤波器、压控振荡器(VCO)和可选分频器的传统锁相环(PLL)电路可用于实现锁定到外部参考的本地时基。闭环PLL电路的带宽可由VCO的增益、环滤波器的特性以及绕环路的时延来确定。绕PLL电路的闭合环路的时延可从相位检测器的输入到VCO的输出来确定。这样的PLL电路具有非常高的时延，其中非常高的时延减少或设限于最大的可行或可实现带宽。因此，存在对先进的注入锁定振荡器的需要，其中先进的注入锁定振荡器可具有低时延和高带宽，这导致在更宽频带上对于在时钟生成/恢复应用中跟踪传入数据流的相位噪声或抖动的高精度。进一步的，还可期望在频率合成应用中增强相位噪声或抖动的最小化。

通过所述系统与本公开的一些方面的比较，常规和传统方式的进一步限制和缺点对于本领域技术人员将变得明显，如在本申请的其余部分中以及参照附图所阐述的。

技术实现要素：

一种用于基本上控制抖动和/或相位噪声的注入锁定振荡器和方法，如在权利要求中更完整地阐述的、如至少一张附图中所示的和/或结合至少一张附图所述的。

本公开的这些和其它特征和优点可通过连同附图一起查看本公开的以下详细描述来理解，附图中相同的附图标记始终指代相同的部件。

附图说明

图1是根据本公开的实施例例示第一示例性注入锁定振荡器的框图。

图2A、2B、2C和2D根据本公开的实施例例示了描绘注入锁定振荡器的操作的示例性时序图。

图3根据本公开的实施例示出了图1的第一示例性注入锁定振荡器的注入特性。

图4是根据本公开的实施例例示第二示例性注入锁定振荡器的框图。

图5根据本公开的实施例例示了描绘图4的第二示例性注入锁定振荡器的操作的时序图。

图6是根据本公开的实施例例示第三示例性注入锁定振荡器的框图。

图7是根据本公开的实施例例示第四示例性注入锁定振荡器的框图。

图8是根据本公开的实施例例示第五示例性注入锁定振荡器的框图。

图9根据本公开的实施例示出了示例性的第六示例性注入锁定振荡器。

图10A、10B、10C、10D和10E根据本公开的实施例例示了将在示例性注入锁定振荡器的增益级中使用的反相器的多个配置。

图11A、11B和11C根据本公开的实施例例示了在注入锁定振荡器中使用的互补增益级的多个配置。

图12A、12B、12C和12D根据本公开的实施例例示了在注入锁定振荡器中使用的短路开关的多个配置。

图13A和13B根据本公开的实施例描绘了为示例性注入锁定振荡器生成开关信号的示例性边沿检测器的框图。

图14A、14B和14C根据本公开的实施例例示了描绘用于生成开关信号的边沿检测器的操作的时序图。

图15根据本公开的实施例例示了用于减少抖动的示例性方法的流程图。

具体实施方式

可在公开的用于控制抖动和/或相位噪声的注入锁定振荡器和方法中找到以下所述的实现方式。该公开的示例性方面可包含注入锁定振荡器中的一个或多个电路，所述一个或多个电路可被配置为从注入锁定振荡器的一个或多个增益级接收一对互补的相位输出信号。进一步的，一个或多个开关信号可由注入锁定振荡器的一个或多个电路接收。可通过使用所接收的一个或多个开关信号对所接收的所述一对互补的相位输出信号进行短路。所述短路可减少注入锁定振荡器的输入信号和输出信号之间的相位差。

根据实施例，注入锁定振荡器的一个或多个增益级可包括至少一个反相器或基于电流模式逻辑(CML)的电路。根据实施例，反相器可以是基于互补金属氧化物半导体(CMOS)的反相器或者电流饥饿型(current starved)反相器。

根据实施例，注入锁定振荡器可进一步包括可使得能够短路所接收的所述一对互补的相位输出信号的一个或多个短路开关。根据实施例，一个或多个开关信号可对应于被周期性地施加到一个或多个短路开关以用于短路的一个或多个短路脉冲。此外，短路的持续时间可以是预先固定的或可配置的。根据实施例，可被使能以接收一个或多个短路脉冲的短路开关的数量可依赖于要由注入锁定振荡器实现的目标注入强度。

根据实施例，一个或多个短路开关可包括N型金属氧化物半导体(NMOS)晶体管或P型金属氧化物半导体(PMOS)晶体管，用于短路所接收的所述一对互补的相位输出信号。根据实施例，NMOS晶体管和PMOS晶体管可以以并联配置方式布置。

根据实施例，注入锁定振荡器可进一步包括多个增益级，所述多个增益级可被布置以使得来自一个增益级的一对互补的相位输出信号可耦合到随后的增益级的一对输入信号。根据实施例，一个增益级的所述一对互补的相位输出信号的上升转变可引导随后的增益级的另一对互补的相位输出信号。

根据实施例，在特定时间段，所述一对互补的相位输出信号的上升沿可通过短路被注入锁定到传入信号相位。根据实施例，在特定时间段，所述一对互补的相位输出信号的下降沿可通过短路被注入锁定到传入信号相位。根据实施例，注入锁定振荡器可进一步包括谐振器，该谐振器可调整注入锁定振荡器的输出信号相位，以减少相位差。

图1是根据本公开的实施例例示第一示例性注入锁定振荡器的框图。参照图1，示出有注入锁定振荡器100，注入锁定振荡器100包含多个增益级，诸如第一增益级102A、第二增益级102B、第三增益级102C和第四增益级102D。进一步示出有短路开关104A和104B、开关信号106A和106B、以及各种信号108至122。

增益级102A、102B、102C和102D可包括可被配置为使绕振荡器环路的总相移和增益变化的合适的逻辑、电路、接口和/或代码，其中振荡器环路由增益级102A至102D组成。相移和增益的这样的变化导致振荡器频率的相应变化。多个增益级中的每一个可由至少一个反相器或基于电流模式逻辑(CML)的电路来实现。进一步的，用于实现多个增益级的反相器可对应于互补金属氧化物半导体(CMOS)反相器或电流饥饿型反相器。根据实施例，增益级102A、102B、102C和102D可通过使用被本领域技术人员公知的几种技术来实现。

短路开关104A和104B可包括可被配置为接收开关信号106A和106B的合适的逻辑、电路、接口和/或代码。开关信号106A和106B可对应于可被周期性地施加到所述一对短路开关104A和104B的短路脉冲。短路开关104A和104B可由N型金属氧化物半导体(NMOS)晶体管或P型金属氧化物半导体(PMOS)晶体管来实现。例如，短路开关104A可以是N型金属氧化物半导体(NMOS)晶体管，并且短路开关104B可以是P型金属氧化物半导体(PMOS)晶体管。本领域一个技术人员应该理解的是：各种实施例不限于NMOS和PMOS晶体管。相应地，在不脱离本公开的精神和范围的情况下，可利用其它合适的电路、晶体管和/或二极管。

根据实施例，开关信号106A和106B可以是互补的信号，并且可表示施加到短路开关104A和104B的差分电压。施加的差分电压可改变短路开关104A和104B的状态。根据实施例，开关信号106A和106B可从外部源提供，所述外部源为诸如外部控制电路或处理器(未示出)。在图13A和13B中示出了提供开关信号106A和106B的外部源的示例。

根据实施例，诸如第一增益级102A、第二增益级102B、第三增益级102C和第四增益级102D的多个增益级中的每一个可包括一对输入节点和一对输出节点。输入节点对中的每一对可被配置为接收一对互补的相位输入信号，并且输出节点对中的每一对可被配置为提供一对互补的相位输出信号。可布置多个增益级，使得来自一个增益级的一对互补的相位输出耦合到随后的增益级的一对输入信号(或作为随后的增益级的一对输入信号传递)。

例如，第一增益级102A可包含一对输入节点和一对输出节点。第一增益级102A的所述一对输出节点可耦合到第二增益级102B的所述一对输入节点。此外，第二增益级102B的所述一对输出节点可耦合到第三增益级102C的所述一对输入节点。第三增益级102C的所述一对输出节点可耦合到第四增益级102D的所述一对输入节点。最后，第四增益级102D的所述一对输出节点可用反相器耦合作为第一增益级102A的所述一对输入节点。根据第一示例性注入锁定振荡器100，短路开关104A和104B可耦合在第一增益级102A和第二增益级102B之间。本领域技术人员应该理解的是：各种实施例不限于短路开关104A和104B的具体位置。相应地，在不脱离本公开的精神和范围的情况下，可在第二增益级102B、第三增益级102C或第四增益级102D之后安放诸如短路开关104A和104B的一个或多个短路开关。

根据实施例，提供给每个增益级的输入信号可以是互补的。例如，输入信号110可以是输入信号108的互补。类似地，输入信号114可以是输入信号112的互补。输入信号118可以是输入信号116的互补。输入信号122可以是输入信号120的互补。

在操作中，第一增益级102A可生成一对互补的相位输出信号112和114。短路开关104A和104B可被配置成接收开关信号106A和106B，使得来自第一增益级102A的所述一对互补的相位输出信号112和114可相对于彼此短路。短路可暂时地发生诸如达特定的持续时间以实现期望的注入。换句话说，可通过简单地使所述一对互补的相位输出信号112和114彼此短路来实现注入锁定振荡器100中期望的注入。开关信号106A和106B可对应于被周期性地施加到短路开关104A和104B以用于短路的短路脉冲。短路的持续时间可以是固定的或者可以是可配置的。

为了简洁起见，仅仅示出有具有诸如第一增益级102A、第二增益级102B、第三增益级102C和第四增益级102D的四个增益级的注入锁定振荡器100。然而，本公开可不被如此限于四个增益级，并且可在不偏离本公开的范围的情况下为了实现注入锁定振荡器利用合适数量的增益级(至少两个)。进一步的，经使能以接收一个或多个短路脉冲的诸如短路开关104A和104B的短路开关的数量可赖于第一示例性注入锁定振荡器100要实现的目标注入强度。

图2A至2D根据本公开的实施例例示了描绘注入锁定振荡器的操作的各种时序图。已经结合图1描述了图2A至2D。参照图2A，示出有描绘注入锁定振荡器100的操作的时序图200A。时序图200A描绘各种时序波形V(106A，106B)、V(112，114)、V(116，118)和V(108，110)。注入锁定振荡器100的振荡周期由T_osc指定，并且表示时序波形V(108，110)的连续下降沿之间的持续时间。

根据实施例，时序波形V(106A，106B)可表示施加到短路开关104A和104B的差分电压。当差分电压被施加到短路开关104A和104B时，开关信号106A和106B在持续时间T₁秒的脉冲宽度内可以是激活的。T₁的持续时间可以是固定的或可变的，但可等于或小于T_osc/2。时序波形V(108，110)、V(112，114)、V(116，118)可分别地表示跨三个增益级102D、102A、102B的输出信号的差分电压。例如，时序波形V(108，110)可表示来自第四增益级102D的一对互补的相位输出信号108和110的差分电压。

根据实施例，当开关信号106A和106B(其对应于时序波形V(106A，106B))进行从低到高的转变时，与第一增益级102A相关联的一对互补的相位输出信号112和114可相对于彼此短路。所述一对互补的相位输出信号112和114的短路可导致与第二增益级102B相关联的一对互补的相位输出信号116和118维持它们的当前状态。从而，开关信号106A和106B的激活可迫使一对互补的相位输出信号116和118的相位(其对应于时序波形V(116，118))与开关信号116和118基本上对准。此外，所述一对互补的相位输出信号与开关信号的这样的对准可暂时复位注入锁定振荡器100。

根据实施例，当开关信号106A和106B(其对应于时序波形V(106A，106B))进行从高到低的转变时，一对互补的相位输出信号112和114可反映一对互补的相位输出信号108和110的当前状态。如以上所讨论的，互补的相位输出信号112和114可与第一增益级102A相关联，并且所述一对互补的相位输出信号108和110可与第四增益级102D相关联。进一步的，所述一对互补的相位输出信号116和118可在诸如“T_osc/8”秒的持续时间的某一持续时间之后恢复状态改变。从而，开关信号106A和106B的去激活导致去除注入锁定振荡器100的复位条件，并且进一步恢复振荡。

根据实施例，由时序波形V(106A，106B)表示的开关信号106A和106B的位置相对于由时序波形V(108，110)表示的所述一对互补的相位输出信号108和110的位置的变化可导致来自随后的增益级的互补的相位输出信号的位置的随后的变化。例如，开关信号106A和106B的位置的变化可导致所述一对互补的相位输出信号116和118的转变中的变化。所述一对互补的相位输出信号116和118的转变中的变化可进一步致使在所述一对互补的相位输出信号108和110的以下的转变中的相应变化。

根据实施例，所述一对互补的相位输出信号108和110的任意边沿可被选为参考边沿。可相对于选择的参考边沿施行各种时序测量。由时序波形V(108，110)表示的第一增益级102A的输入信号的相位被示出为时间T_in(在图2A中)。时间T_in可以是从参考边沿到对应于时序波形V(106A，106B)的开关信号106A，106B的开始测量出的时间。时间T_in还可包含至注入锁定振荡器100的输入信号的输入相位误差。由注入锁定振荡器100的时序波形V(116，118)表示的得到的输出信号(诸如来自第二增益级102B的所述一对互补的相位输出信号116和118)的相位被示出为时间T_out1。时间T_out1可以是从参考边沿到与注入锁定振荡器100的第二增益级102B相关联的所述一对互补的相位输出信号116和118的下一个上升沿测量出的时间。时间T_out1还可包括相位校正的量或程度。

在第一示例性情形下，时间T_in可以是大且正的，使得T_in＞＞T_osc，其中时间T_osc可对应于注入锁定振荡器100的振荡周期。在这样的第一示例性情形下，由时序波形V(106A，106B)表示的开关信号106A和106B(诸如短路脉冲)在未来可远在前面发生，并且可不影响与第二增益级102B相关联的所述一对互补的相位输出信号116和118的当前相位(current phase)。此外，时序波形V(106A，106B)可不紧接在参考边沿之后影响与第四增益级102D相关联的所述一对互补的相位输出信号108和110的相位。在这种情形下，短路脉冲将对未来的一对互补的相位输出信号116和118有影响。

在第二示范性情形中，时间T_in可以是大且负的，使得T_in＜＜T_osc。在这样的第二示例性情形下，由时序波形V(106A，106B)表示的开关信号106A和106B(诸如短路脉冲)可能早在过去发生，并且可不影响与第二增益级102B相关联的所述一对互补的相位输出信号116和118的当前相位。此外，时序波形V(106A，106B)可不紧接在参考边沿之后影响与第四增益级102D相关联的所述一对互补的相位输出信号108和110的相位。在这种情形下，短路脉冲将已经对过去的一对互补的相位输出信号116和118有影响。根据第一和第二情形两者，如上所述，由时间T_out1和时间T_out2表示的所得的输出相位名义上可分别是“T_osc/4”和“T_osc/2”，使得注入锁定振荡器100可以是自由运行的。

根据实施例，三个增益级102A、102B和102D的时序波形V(112，114)、V(116，118)和V(108，110)的第一下降沿可表示互补的相位输出信号112、114、116、118、108和110相对于彼此的相对位置。

根据实施例，可能有必要控制激活脉冲宽度，即开关信号106A和106B的持续时间T₁。可能需要激活脉冲宽度的这样的控制来维持注入锁定振荡器100的输出信号(诸如互补的相位输出信号116和118)的一个或多个属性。激活脉冲宽度可被控制成位于指定的阈值范围内。例如，指定的阈值范围可以是注入锁定振荡器100的振荡周期T_osc的1/3到1/4。对于本领域技术人员可理解的是：指定的阈值范围可不限于以上定义的范围，并且可在本公开的范围内利用任何其它指定的阈值范围。

参考图2B，示出有时序图200B。时序图200B可对应于时序图200A。示出有持续时间T_x1，其中持续时间T_x1可对应于开关信号106A和106B(对应于时序波形V(106A，106B))与注入锁定振荡器100的输出信号(由互补的相位输出信号116和118表示)之间的相位关系。进一步示出有对应于开关信号106A和106B的适度的激活脉冲宽度的持续时间T₁₂。

虚线(如图2B中的时序波形V(112，114)所示)指示在没有注入的情况下注入锁定振荡器100的输出信号的轨迹，即当开关信号106A和106B不是激活的时候。实线(如图2B中的时序波形V(112，114)所示)指示在注入的情况下注入锁定振荡器100的输出信号的轨迹，即当开关信号106A和106B是激活的时候。在这样的两个实例中，注入锁定振荡器100可能已经获得平衡条件。这样的平衡条件可指示：可用开关信号106A和106B跟踪注入锁定振荡器100的输出信号(诸如互补的相位输出信号116和118)的输出相位。平衡条件可由对应于所述一对互补的相位输出信号112和114的时序波形V(112，114)的虚的和实的上升沿的重合(正如所示)证明。从而，可观察到：对于由开关信号106A和106B的持续时间T₁₂表示的适度的激活脉冲宽度，可增加持续时间T_x1。从而，注入锁定振荡器100的优点可以是：相对于注入锁定振荡器100的输入信号的注入锁定振荡器100的输出信号的相位，可通过使由开关信号106A和106B的持续时间T₁₂表示的适度的激活脉冲宽度变化的手段来任意调整。

现在参照图2C，示出有时序图200C，其中示出有与由持续时间T₁₂表示的适度的激活脉冲宽度相比的由持续时间T₁₃表示的(开关信号106A和106B的)长激活脉冲宽度。示出有持续时间T_x2，其中持续时间T_x2可对应于开关信号106A和106B(其对应于时序波形V(106A，106B))与注入锁定振荡器100的输出信号(由互补的相位输出信号116和118表示)之间的相位关系。类似于在图2B中所述的平衡条件，注入锁定振荡器100的输出信号(诸如互补的相位输出信号116和118)的输出相位可用开关信号106A和106B来跟踪。可观察到：与持续时间T_x1(图2B)相比，对于由开关信号106A和106B的持续时间T₁₃表示的长激活脉冲宽度可增加持续时间T_x2。此外，相对于注入锁定振荡器100的输入信号的注入锁定振荡器100的输出信号的相位可通过使由开关信号106A和106B的持续时间T₁₃表示的长激活脉冲宽度变化的手段来任意调整。从而，适度的激活脉冲宽度和长激活脉冲宽度可被控制以位于指定的阈值范围内，诸如注入锁定振荡器100的振荡周期T_osc的1/3到1/4的指定的阈值范围内。

参考图2D，示出有时序图200D，其中示出有由可超出指定的阈值范围的持续时间T₁₄表示的(开关信号106A和106B的)激活脉冲宽度。与由持续时间T₁₂和T₁₃表示的激活脉冲宽度相比，由持续时间T₁₄表示的激活脉冲宽度可能长得多。进一步示出有持续时间T_x3，其中持续时间T_x3可对应于开关信号106A和106B(其对应于时序波形V(106A，106B))与注入锁定振荡器100的输出信号(由互补的相位输出信号116和118表示)之间的相位关系。在图2D中，可观察到：当由持续时间T₁₄表示的激活脉冲宽度超过指定的阈值范围时，可表现不期望的注入锁定振荡器(诸如注入锁定振荡器100)的周期性抖动。从而，注入锁定振荡器100控制开关信号106A和106B的激活脉冲宽度，以维持注入锁定振荡器100的输出信号(诸如互补的相位输出信号116和118)的一个或多个属性，如上所述。

图3根据本公开的实施例示出了第一示例性注入锁定振荡器的注入特性。已经结合图1和图2描述了图3。参照图3，示出有描绘y轴上的时间T_ou1和x轴上的时间T_in的注入特性300。

从注入特性300中，可观察到：当由时序波形V(106A，106B)表示的开关信号106A和106B接近参考边沿时，则时间T_in的变化可导致时间T_out1和时间T_out2的伴随变化。所述接近可以是时间T_in可位于从“-T_osc/4到T_osc/4”的范围内。时间T_out2可通过将T_osc/4添加到时间T_out1来生成。

进一步的，可从注入特性300观察到：当|T_in|＞＞T_osc时，时间T_out1可变成独立于时间T_in，并且可保持在指定的水平，诸如时间T_osc/4。进一步的，可观察到：存在注入特性300变成依赖于时间T_in的时间T_in的值的范围。如所示的，注入特性300可在平衡点跨过“T_out1＝T_osc/4”线，其中平衡点可被称为时间T_lock，正如所示。时间T_lock可对应于沿x轴的时间T_in的值。进一步的，时间T_lock对应于注入特性变成依赖于时间T_in的时间T_in的值的范围内的值。此外，当实现作为时间T_lock的上述平衡点时，注入锁定振荡器100可被注入锁定到由时序波形V(106A，106B)表示的输入开关信号106A和106B。

根据实施例，由于短路操作，注入锁定振荡器100可跟踪输入信号相位并进一步锁定注入锁定振荡器100的输出信号相位。注入锁定振荡器100的输出信号的上升沿和下降沿两者都可被锁定到注入锁定振荡器100的输入信号。此外，注入锁定振荡器100的配置可将半速率振荡器锁定到输入信号。

图4是根据本公开的实施例例示第二示例性注入锁定振荡器的框图。已经结合图1、2和3描述了图4。参照图4，示出有示例性注入锁定振荡器400，其包含四个增益级，诸如第一增益级402A、第二增益级402B、第三增益级402C和第四增益级402D。进一步示出有两对短路开关，诸如短路开关404A和404B以及短路开关406A和406B。短路开关404A和404B可被配置为由开关信号408A和408B激活。短路开关406A和406B可被配置为由开关信号410A和410B激活。进一步示出有两个电源端子V_SS和V_DD以及各种信号412至426。

根据实施例，诸如第一增益级402A、第二增益级402B、第三增益级402C和第四增益级402D的四个增益级可对应于图1的多个增益级。根据实施例，电源端子V_SS可对应于接地端子，而电源端子V_DD可对应于高电压端子。短路开关404A和406A可由NMOS晶体管来实现，而短路开关404B和406B可由PMOS晶体管来实现。

参照图4，诸如短路开关404A和404B以及短路开关406A和406B的两对短路开关可耦合在第四增益级402D和第一增益级402A之间。所述两个电源端子V_SS和V_DD可耦合到两对短路开关的源极或漏极端子中的任何一个。根据实施例，开关信号408A和408B可被施加到短路开关404A和404B的栅极端子。开关信号410A和410B可被施加到短路开关406A和406B的棚极端子。

根据实施例，在其中开关信号408A进行从低到高的转变并且开关信号408B同时进行从高到低的转变的事件中，互补的相位输出信号412可被短路到电源端子V_SS，并且互补的相位输出信号414可被短路到电源端子V_DD。所述一对互补的相位输出信号412和414与第四增益级402D相关联。根据实施例，在其中开关信号410A进行从低到高的转变并且开关信号410B同时进行从高到低的转变的事件中，互补的相位输出信号412可被短路到电源端子V_DD，并且互补的相位输出信号414可被短路到电源端子V_SS。这样的短路序列的影响可迫使由时序波形V(412，414)表示的所述一对互补的相位输出信号412和414导致在第一短路脉冲结束和第二短路脉冲开始之间低到高的转变，如图5中所示和进一步所述。第一短路脉冲对应于开关信号408A和408B，而第二短路脉冲对应于开关信号410A和410B。

图5根据本公开的实施例例示了描绘第二示例性注入锁定振荡器的操作的时序图。已经结合图4描述了图5。参照图5，示出有描绘第二示例性注入锁定振荡器400的操作的时序图500。时序图500描绘各种时序波形V(408A，408B)、V(410A，410B)和V(412，414)。进一步示出有用于开关信号408A和408B的持续时间T₂的脉冲宽度以及用于开关信号410A和410B的持续时间T₃的另一个脉冲宽度。持续时间T₂和T₃可以是固定的或可变的，并且可以是小于或等于T_osc/2的持续时间。

根据实施例，时序波形V(408A，408B)可表示施加到短路开关404A和404B的差分电压。当差分电压被施加到短路开关404A和404B时，开关信号408A和408B在持续时间T₂秒的脉冲宽度内可以是激活的。类似地，时序波形V(410A，410B)可表示施加到短路开关406A和406B的差分电压。当差分电压被施加到短路开关406A和406B时，开关信号410A和410B在持续时间T3秒的脉冲宽度内可以是激活的。时序波形V(412，414)可表示跨与第四增益级402D相关联的所述一对互补的相位输出信号412和414的差分电压。

根据实施例，所述一对互补的相位输出信号412和414的任意边沿可被选为参考边沿。可相对于所选的参考边沿施行各种时序测量。根据实施例，由时序波形V(408A，408B)表示的开关信号408A和408B(第一短路脉冲)的下降沿可与由时序波形V(410A，410B)表示的开关信号410A和410B(第二短路脉冲)的上升沿重合。时间T_input可对应于从参考边沿到由时序波形V(408A，408B)表示的开关信号408A和408B的下降沿与由时序波形V(410A，410B)表示的开关信号410A和410B的上升沿重合的点测量出的时间。换句话说，时间T_input可被称为注入锁定振荡器400的输入信号相位。得到的注入锁定振荡器400的输出信号相位的变化被示出为时间T_output。

根据实施例，代表注入锁定振荡器400的输出信号相位的变化的时间T_output可被绘制在y轴上，与x轴上的代表注入锁定振荡器400的输入信号相位的变化的时间T_input相对。该绘图可指示类似于如图3中所示和所述的注入特性300的注入特性。根据实施例，作为短路操作的结果，注入锁定振荡器400可跟踪输入信号相位并进一步锁定注入锁定振荡器400的输出信号相位。在图5中，注入锁定振荡器400的输出信号的上升沿可被锁定到注入锁定振荡器100的输入信号。进一步的，由于上升沿锁定，注入锁定振荡器400的配置可将全速率振荡器锁定到输入信号。

图6是根据本公开的实施例例示第三示例性注入锁定振荡器的框图。已经结合图1至5描述了图6。参照图6，示出有第三示例性注入锁定振荡器600，其包括四个互补的增益级，诸如第一增益级602A、第二增益级602B、第三增益级602C和第四增益级602D。进一步示出有两对短路开关，诸如短路开关604A和604B(一对)以及短路开关606A和606B(另一对)。短路开关604A和604B可被配置成由开关信号608A和608B激活。短路开关606A和606B可被配置为由开关信号610A和610B激活。进一步示出有各种信号612至626。

根据实施例，诸如第一增益级602A、第二增益级602B、第三增益级602C和第四增益级602D的四个增益级可对应于图1的多个增益级。各种信号612至626可对应于图1的各种信号108至122。根据实施例，短路开关604A和606A可由NMOS晶体管来实现，而短路开关604B和606B可由PMOS晶体管来实现。

根据实施例，除了由短路开关604A和604B提供给注入锁定振荡器600的注入之外，可由另一对短路开关606A和606B向注入锁定振荡器600提供附加的注入，正如所示。另一对短路开关606A和606B可用于短路与第三增益级602C相关联的所述一对互补的相位输出信号624和626。

图7是根据本公开的实施例例示第四示例性注入锁定振荡器的框图。已经结合图1至5描述了图7。参照图7，示出有示例性注入锁定振荡器700，其包括四个互补的增益级，诸如第一增益级702A、第二增益级702B、第三增益级702C和第四增益级702D。进一步示出有短路开关704A和704B。短路开关704A可由NMOS晶体管来实现，而短路开关704B可由PMOS晶体管来实现。短路开关704A和704B可被配置为由开关信号706A和706B激活。进一步示出有各种信号708至722。

根据示例性注入锁定振荡器700，第二增益级702B可由交叉耦合反相器对来实现，正如所示。此外，诸如第一增益级702A、第三增益级702C和第四增益级702D之类的其它增益级可为实现增益级利用两个反相器。从而，本领域技术人员应该理解的是：在示例性注入锁定振荡器100、400、600和700的增益级中的某些配置中，各种实施例不限于使用一个或多个反相器。相应地，在一个或多个增益级和其它振荡器结构(诸如2环、3环、4环或n环(n为大于1的整数)振荡器结构)中可利用其它合适的反相器配置而没有任何功能损失，并且不脱离本公开的精神和范围。图8中示出3环振荡器结构的示例。

图8是根据本公开的实施例例示第五示例性注入锁定振荡器的框图。已经结合图1至5描述了图8。参照图8，示出有示例性注入锁定振荡器800，其具有代表3环振荡器结构804的三个增益级802A、802B和802C。还示出有耦合在第一增益级802A和第二增益级802B之间的短路开关806。短路开关806可类似于如在图1中所述的短路开关。从而，本领域的技术人员应该理解的是：各种实施例不限于使用多个短路开关。相应地，可利用诸如短路开关806的单个短路开关或开关电路而没有任何功能损失，并且不脱离本公开的精神和范围。经使能以接收一个或多个短路脉冲的短路开关数量可依赖于要由公开的注入锁定振荡器100、400、600、700和800实现的目标注入强度。

图9根据本公开的实施例例示了第六示例性注入锁定振荡器。已经结合图1至8描述了图9。参照图9，示出有至少使用包括增益级902A和谐振器902B的单个振荡器902实现的示例性注入锁定振荡器900。增益级902A和谐振器902B的组合还可充当L-C振荡器。进一步示出有与谐振器902B并联安放的一对短路开关904A和904B。短路开关904A和904B可用于调整示例性注入锁定振荡器900的输出信号的相位。谐振器902B可确定LC振荡器和/或示例性注入锁定振荡器900的振荡的自由运行频率。

图10A至10E根据本公开的实施例例示了在示例性注入锁定振荡器的增益级中使用的反相器的多个配置。已经结合图1至9描述了图10A至10E。参照图10A，示出有要在示例性注入锁定振荡器100、400、600、700、800或900的一个或多个增益级中使用的反相器1010。这样的反相器可以用如图10B至10E中所例示的各种各样的配置来实现。参照图10B，示出有反相器，其中反相器被实现为用于在一个或多个增益级中使用的基于CMOS的反相器。基于CMOS的反相器可通过使用NMOS晶体管1010A和PMOS晶体管1010B来实现。参照图10C、10D和10E，示出有反相器的各种配置，其中反相器被实现为用于在示例性注入锁定振荡器100、400、600、700、800或900的一个或多个增益级中使用的电流饥饿型反相器。电流饥饿型反相器可通过使用三个主要组件来实现，诸如NMOS晶体管1010A、PMOS晶体管1010B以及电流源1010C。在图10A至图10E中，还示出有输入节点A、输出节点YB和电源端子VSS和VDD。输入节点A可对应于增益级的输入节点之一。类似地，输出节点YB可对应于示例性注入锁定振荡器100、400、600、700、800或900的多个增益级的增益级的输出节点之一。

图11A、11B和11C根据本公开的实施例例示了在注入锁定振荡器中使用的互补的增益级的多个配置。已经结合图1至9描述了图11A、11B和11C。参照图11A，示出有增益级，该增益级包括可与注入锁定振荡器100、400、600、700、800或900一起使用的一对交叉耦合反相器，诸如反相器1010。进一步的，在交叉耦合配置中使用的反相器可对应于如图10B至10E中所例示的反相器的任何一个配置。参照图11B，示出有通过使用CML电路实现的增益级反相器。CML电路可包括：诸如NMOS晶体管1010A的两个NMOS差分晶体管，诸如第一电阻器1110和第二电阻器1120的两个差分电阻器，以及电流源1130，正如所示。参照图11C，示出有通过使用CML电路的另一个配置实现的增益级反相器。CML电路的另一个配置可包含：诸如PMOS晶体管1010B的两个PMOS差分晶体管，诸如第一电阻器1110和第二电阻器1120的两个差分电阻器，以及电流源1130，正如所示。

图12A、12B、12C和12D根据本公开的实施例例示了在注入锁定振荡器中使用的短路开关的多个配置。已经结合图1至9、10A至10E以及11A至11C描述了图12A、12B、12C和12D。参照图12A至12D，有一对互补的相位输出信号1220和1230。所述一对互补的相位输出信号可对应于所述一对互补的相位输出信号112和114(图1)。参照图12A，示出有短路开关配置，其包括相对于诸如PMOS晶体管1010B的PMOS晶体管并联配置的诸如NMOS晶体管1010A的NMOS晶体管。NMOS晶体管1010A和PMOS晶体管1010B可由一对开关信号(诸如开关信号1210A和1210B)激活。开关信号1210A和1210B可对应于开关信号106A和106B(图1)。参照图12B，示出有通过使用单个NMOS晶体管的短路开关实现方式。单个NMOS晶体管可由诸如开关信号106A的开关信号激活。参照图12C，示出有通过使用单个PMOS晶体管的短路开关实现。单个PMOS晶体管可由诸如开关信号106B的开关信号激活。参照图12D，进一步示出有通过使用以并联配置方式耦合的一个或多个NMOS晶体管和PMOS晶体管的短路开关的实现方式。一个或多个NMOS晶体管和PMOS晶体管对中的每一对可由诸如开关信号106A和106B的一对开关信号激活。根据实施例，要由注入锁定振荡器100、400、600、700、800或900实现的目标注入强度可由短路开关(诸如可被使能以接收一个或多个短路脉冲的NMOS晶体管和PMOS晶体管)的数量来确定。注入强度指的是图3中所示的注入特性的梯度。更具体地，T_in＝T_lock的区域周围的特性的梯度。通过同时用短路脉冲激活更多开关，可增大注入特性的梯度。相反地，通过激活更少的开关，可减小梯度。注入振荡器相位跟踪带宽与注入特性的梯度直接相关。因此被激活的开关的数量的调整影响注入振荡器相位跟踪带宽的调整。

图13A和13B根据本公开的实施例描绘了为示例性注入锁定振荡器生成开关信号的示例性边沿检测器的框图。参照图13A，示出有边沿检测器(EDET)1302。通过以如图1中所示的第一示例性注入锁定振荡器100为例来描述通过使用EDET 1302的开关信号的生成。然而，可注意的是：代替第一示例性注入锁定振荡器100，诸如注入锁定振荡器400、600、700、800和900的示例性注入锁定振荡器中的任何一个可与EDET 1302一起使用。进一步示出有输入信号1304和各种其它信号，诸如互补的开关信号106A和106B，一对互补的相位输出信号108和110，以及一对互补的相位输出信号116和118，如图1中所示。

参照图13A，互补的开关信号106A和106B可被提供给包含在注入锁定振荡器100中的短路开关104A和104B。EDET 1302可被配置为接收可与任意占空比相关联的输入信号1304，并且可生成互补的开关信号106A和106B。互补的开关信号106A和106B在某一指定的脉冲宽度持续时间内可以是激活的。互补的开关信号106A和106B的生成可依赖于输入信号1304的至少一个指定边沿。输入信号1304的指定边沿可对应于输入信号1304的上升沿或下降沿。在图14A至14C中描述互补的开关信号106A和106B的生成。

参考图13B，示出有图13A的EDET 1302的示例性内部元件。示出有EDET 1302中的延迟组件1302A和数字门1302B。延迟组件1302A可对应于“N”个反相器的级联，其中“N”对应于大于“1”的奇数。数字门1302B可对应于“AND”门或“XOR”门。要理解的是：EDET 1302可包括任何可能能够生成输入信号1304的指定边沿的、具有某一定时结束的宽度的输出脉冲(诸如互补的开关信号106A和106B)的合适的结构。

图14A到14C根据本公开的实施例例示了描绘用于生成开关信号的示例性边沿检测器的操作的时序图。已经结合图13A和13B描述了图14A至14C。参照图14A，示出有描绘EDET 1302的操作的时序图1400A。该时序图描绘各种时序波形1402至1408。时序波形1402可对应于输入信号1304。时序波形1404可对应于延迟组件1302A的输出。时序波形1406和1408可对应于如图1中所述的开关信号106A和106B。

参考图14A，数字门1302B可包括具有互补输出的AND门。可观察到：由于如由时序波形1402表示的输入信号1304的上升沿，由时序波形1406和1408表示的互补的开关信号106A和106B是激活的。互补的开关信号106A和106B的激活脉冲宽度可受跨延迟组件1302A的N个反相器的时间延迟控制。箭头表示1410描绘了：互补的开关信号106A和106B(被示为时序波形1406和1408)依赖于输入信号1304的指定边沿(诸如在这种情况下的上升沿)生成。

类似地，参照图14B，示出有时序图1400B。在时序图1400B中可观察到：通过延迟组件1302A和数字门1302B的配置的轻微变化，由时序波形1406和1408表示的互补的开关信号106A和106B依赖于如由时序波形1402表示的输入信号1304的下降沿。

参照图14C，示出有时序图1400C，其中(图13B的)数字门1302B可对应于XOR门。数字门1302B的配置中的这样的变化，或者延迟组件1302A和数字门1302B的配置中的其它变化，可使得互补的开关信号106A和106B(由时序波形1406和1408表示)的生成依赖于如由时序波形1402表示的输入信号1304的上升沿和下降沿两者，如在时序图1400C中所观察到的。

图15根据本公开的实施例例示了例示用于减少抖动的方法的流程图。参照图15，示出有流程图1500。结合图1至9、10A至10E、11A至11C和12A至12D描述流程图1500。该方法随着1502开始并前进到1504。

在1504，诸如所述一对互补的相位输出信号112和114的一对互补的相位输出信号，可由诸如注入锁定振荡器100的注入锁定振荡器的一个或多个电路，从注入锁定振荡器100的诸如第一增益级102A的一个或多个增益级接收。

在1506，可接收一个或多个开关信号，诸如开关信号106A和106B。在1508，可短路所接收的所述一对互补的相位输出信号。可通过利用所接收的一个或多个开关信号来短路所接收的所述一对互补的相位输出信号，其中所接收的一个或多个开关信号使得所接收的所述一对互补的相位输出信号(诸如所述一对互补的相位输出信号112和114)之间能够短路。所接收的所述一对互补的相位输出信号之间的短路可致使注入锁定振荡器100的输入信号与输出信号之间的相位差的减小。控制然后传递到1510。

诸如示例性注入锁定振荡器100、400、600、700、800或900的公开的注入锁定振荡器的各种实施例可提供若干优点。例如，常规的PLL具有明确的(explicit)相位检测器、明确的环路滤波器和明确的反馈。公开的注入锁定振荡器可执行PLL的功能而不需要明确的相位检测器、明确的环滤波器和明确的反馈。因为不明确地使用这些组件，与提供反馈环路或控制环路的常规电路相比，可很大程度地减小公开的注入锁定振荡器的芯片面积。进一步的，注入至少可由通过使用短路开关的短路操作提供。公开的注入锁定振荡器可用于减少会最大化绕闭合环路的带宽的总时延，并减少相位噪声或抖动，并且还将有助于跟踪传入数据流的相位噪声或抖动。

进一步的，抖动抑制的量或抖动跟踪的量高度依赖于闭合环路的带宽的量。如果带宽在该闭合环路中较宽，则可抑制振荡器的更多固有抖动或者可使得传入的抖动的更多跟踪成为可能。例如，常规PLL通常具有大的时延。这个时延限制了可以被制造或实现的物理可实现的带宽。例如，对于10MHz输入频率，常规PLL中可达到的或可实现的带宽可以是该输入频率的1/20或1/10，诸如对于10MHz输入频率，可实现的最大带宽可能非常少，诸如1MHz。这限制了可以最小化多少抖动或可以实现多少跟踪。

诸如示例性注入锁定振荡器100、400、600、700、800或900的公开的注入锁定振荡器具有低时延和高带宽，这导致在时钟生成/恢复应用中高精度地跟踪传入数据流的相位噪声或抖动。进一步的，公开的注入锁定振荡器还使得在频率合成应用中相位噪声或抖动的最小化的增强成为可能。由于高带宽，公开的注入锁定振荡器提供高功率效率。

虽然已经参照某些实施例描述了本公开，但将由本领域技术人员理解的是：可进行各种改变并且可替代等价物而不脱离本公开的范围。另外，可进行许多修改以使特定情况或材料适应本公开的教导而不脱离其范围。因此，本公开旨在不限于公开的特定实施例，而是将包含落入所附权利要求的范围内的所有实施例。