1.一种脉冲展宽电路，其特征在于，包括：计数器、多路脉冲展宽器和脉冲生成器；
所述计数器用于对时钟信号进行计数，并将计数结果输出至所述多路脉冲展宽器；
所述多路脉冲展宽器用于依据所述计数器的计数结果将所述初始脉冲信号展宽，得到多路展宽脉冲信号，并将所述多路展宽脉冲信号输出至所述脉冲生成器；
所述脉冲生成器对所述多路展宽脉冲进行容错处理，输出目标展宽脉冲信号。
2.根据权利要求1所述的脉冲展宽电路，其特征在于，所述计数器包括：加减器、第一选择器和第一寄存器；
所述加减器的第一输入端用于接收预设的计数间隔信号，所述加减器的第二输入端与所述第一寄存器的输出端相连，所述加减器的输出端与所述第一选择器的第二输入端相连；
所述第一选择器的第一输入端与所述第一寄存器的输出端相连，所述第一选择器用于控制所述计数器是否继续计数；
所述第一寄存器的第一输入端与所述第一选择器的输出端相连，所述第一寄存器的第二输入端用于接收所述时钟信号，所述第一寄存器的第三输入端用于接收所述初始脉冲信号，所述第一寄存器的输出端与所述多路脉冲展宽器相连，用于输出所述计数结果。
3.根据权利要求2所述的脉冲展宽电路，其特征在于，所述多路脉冲展宽器包括：比较器、第二选择器和第二寄存器组；
所述比较器的第一输入端与所述第一寄存器的输出端相连，所述比较器的第二输入端用于接收第一预设值信号，所述第一预设值为预期脉冲展宽宽度值或0；所述比较器的输出端与所述第一选择器的控制端相连，并与所述第二选择器的控制端相连；所述比较器用于将所述第一寄存器输出的计数结果与所述第一预设值进行比较，并将所述比较结果输出至所述第一选择器和所述第二选择器的控制端，用于控制所述第一选择器和所述第二选择器的输出信号；
所述第二选择器的第一输入端与所述脉冲生成器的输出端相连，所述第二选择器的第二输入端用于接收第二预设值信号，所述第二预设值为实现所述初始脉冲信号的去使能状态值；
所述第二寄存器组包括n个相同的寄存器；所述第二寄存器组的第一输入端与所述第二选择器的输出端相连，所述第二寄存器组的第二输入端用于接收所述时钟信号，所述第二寄存器组的第三输入端用于接收所述初始脉冲信号，所述第二寄存器组用于依据所述计数器的计数结果将所述初始脉冲信号展宽，得到n路展宽脉冲信号，并输出所述n路展宽脉冲信号。
4.根据权利要求3所述的脉冲展宽电路，其特征在于，所述脉冲生成器为按位与门、按位或门或多数表决器，所述脉冲生成器的输入端与所述第二寄存器组的输出端相连，用于对所述n路展宽脉冲信号进行容错处理后输出所述目标展宽脉冲信号。
5.根据权利要求2-4任意一项所述的脉冲展宽电路，其特征在于，所述加减器为加法器或减法器。
6.一种脉冲展宽方法，其特征在于，应用于权利要求1-5任意一项所述的脉冲展宽电路，所述脉冲展宽方法包括：
接收初始脉冲信号、时钟信号、预设的计数间隔信号、第一预设值信号和第二预设值信号；
依据所述时钟信号以及所述预设的计数间隔信号对所述时钟信号进行计数，得到计数结果；
依据所述计数结果将所述初始脉冲信号进行展宽，得到多路展宽脉冲信号；
对所述多路展宽脉冲信号进行容错处理，输出目标展宽脉冲信号。
7.根据权利要求6所述的脉冲展宽方法，其特征在于，
当所述脉冲展宽电路中的加减器为加法器时，所述第一预设值信号为预期脉冲展宽宽度值信号。
8.根据权利要求6所述的脉冲展宽方法，其特征在于，
当所述脉冲展宽电路中的加减器为减法器时，所述第一预设值信号为0值信号。
9.根据权利要求7或8所述的脉冲展宽方法，其特征在于，
所述初始脉冲信号为正脉冲信号，且所述第二预设值信号为所述正脉冲信号的去使能状态值信号，且所述第二寄存器组中的n个寄存器均为异步高电平有效置位寄存器。
10.根据权利要求7或8所述的脉冲展宽方法，其特征在于，
所述初始脉冲信号为负脉冲信号，且所述第二预设值信号为所述负脉冲信号的去使能状态值信号，且所述第二寄存器组中的n个寄存器均为异步低电平有效复位寄存器。