1.一种ADC动态测试系统，其特征在于，包括：ADC装置、测试控制装置和SRAM存储装置；其中，
所述ADC装置与测试控制装置通讯连接，接收模拟测试信号，根据预设的采样频率采样抓取所述模拟测试信号得到待测试数据，将所述待测试数据发送至所述测试控制装置；
所述测试控制装置与所述SRAM存储装置通讯连接，接收所述ADC装置发送的所述待测试数据，对所述待测试数据进行测试得到测试结果数据，将所述测试结果数据进行转换得到转换数据，将所述转换数据发送至所述SRAM存储装置，并发送控制指令至所述SRAM存储装置；
所述SRAM存储装置接收所述测试控制装置发送的所述转换数据，并存储所述转换数据，根据所述控制指令将存储的所述转换数据发送至所述测试控制装置。
2.根据权利要求1所述的ADC动态测试系统，其特征在于，所述ADC装置包括：采样器、转换器；
所述采样器与所述转换器通讯连接，根据所述预设的采样频率对所述模拟测试信号进行抓取采样，将所述采样的模拟测试信号发送至所述转换器；
所述转换器与所述测试控制装置通讯连接，接收所述采样器发送的所述采样的模拟测试信号，将所述采样的模拟测试信号进行转换得到所述待测试数据，将所述待测试数据进行特殊处理得到处理后的待测试数据，并将所述处理后的待测试数据发送至所述测试控制装置；
其中，所述特殊处理是将所述待测试数据在数据的最高位和最低位处分别添加特殊字符。
3.根据权利要求2所述的ADC动态测试系统，其特征在于，所述测试控制装置包括：测试器、控制器；
所述测试器分别与所述转换器和控制器通讯连接，接收所述转换器发送的所述处理后的待测试数据，对所述处理后的待测试数据进行测试得到测试结果数据，发送所述测试结果数据至所述控制器；
所述控制器与SRAM存储装置通讯连接，接收所述测试器发送的所述测试结果数据，对所述测试结果数据进行转换处理得到转换数据，发送所述转换数据至所述SRAM存储装置。
4.根据权利要求1所述的ADC动态测试系统，其特征在于，所述SRAM存储装置包括：同步时钟、储存器；
所述同步时钟与所述测试控制装置通讯连接，通过串行外设接口接收所述测试控制装置发送的所述转换数据，输入与预设的数据传输频率同源的时钟信号，预设读写时隙；
所述储存器分别与所述同步时钟和所述测试控制装置通讯连接，通过数据接收端，同步接收所述测试控制装置发送的所述转换数据，将所述转换数据按照预设的读写时隙进行储存，并根据所述测试控制装置发送的所述控制指令将存储的所述转换数据发送至所述测试控制装置。
5.根据权利要求4所述的ADC动态测试系统，其特征在于，所述储存器还包括：存储单元、封装单元；
所述存储单元通过串行外设接口与所述测试控制装置通讯连接，接收所述测试控制装置发送的所述转换数据，并将所述转换数据按照预设的读写时隙进行储存；
所述封装单元与所述存储单元通讯连接，将所述存储的转换数据根据时间先后顺序进行封装处理得到任意多个封装数据包，并将所述封装数据包发送至所述测试控制装置。
6.根据权利要求5所述的ADC动态测试系统，其特征在于，还包括：信号发生装置和分析显示仪；
所述信号发生装置与所述ADC装置通信连接，产生所述模拟测试信号，根据预设的信号输入频率输入所述模拟测试信号至所述ADC装置；
所述分析显示仪与所述测试控制装置通讯连接，接收所述测试控制装置发送的所述测试结果数据，并对所述测试结果数据进行分析显示。
7.根据权利要求6所述的ADC动态测试系统，其特征在于：
所述测试控制装置分别与所述SRAM存储装置和所述分析显示仪通讯连接，接收所述封装单元发送的所述封装数据包，将所述封装单元发送的所述封装数据包发送至所述测试控制装置进行转换得到测试结果数据，将所述测试结果数据发送至所述分析显示仪。
8.根据权利要求2所述的ADC动态测试系统，其特征在于：
所述测试控制装置与所述采样器通讯连接，判断信号采样周期是否达到预设的采集周期，当是则控制所述采样器停止采集测试信号；否则继续进行采集。
9.根据权利要求6所述的ADC动态测试系统，其特征在于，所述分析显示仪包括：接收器、判断器、显示器、报警器；
所述接收器与所述测试控制装置通讯连接，接收所述测试控制装置发送的所述测试结果数据，将所述测试结果数据发送至所述判断器；
所述判断器与所述接收器通讯连接，分析作图和/或分析作表后，判断所述测试结果数据是否与预设数据匹配，并得到匹配偏差，分别发送判断结果至所述显示器和报警器；
所述显示器与所述判断器通讯连接，若判断结果为匹配则显示采集的数据正确，否则根据所述匹配偏差和预设的匹配偏差颜色表显示采集的数据错误程度；
所述报警器与所述判断器通讯连接，若判断结果为不匹配则所述报警器进行报警提醒。
10.根据权利要求6所述的ADC动态测试系统，其特征在于：所述预设的采样频率与所述预设的数据传输频率的频率的和值大于所述预设的信号输入频率。