一种环形振荡器的制作方法

本发明为一种环形振荡器，尤其是一种对电源电压不敏感的环形振荡器。

背景技术：

当前较大规模的集成电路系统中，数字部分电路都需要一个比较精准的时钟信号，用作同步信号及定时信号。传统的时钟信号使用片外石英晶体振荡器得到，石英晶体振荡器具有很高的稳定性，但是难以集成到片内，而且成本较高。因此越来越多的电路采用内部集成的时钟振荡器，常见的有环形振荡器、张弛振荡器和LC振荡器。其中环形振荡器因为结构简单，功耗较小被很多广泛采用，但是由于稳定度不高，只用于对时钟信号要求不高的系统中。

参见图1，为了提高环形振荡器的稳定性，一种由电流控制的环形振荡器结构被发明出来。通过控制反相器上拉电流与下拉电流，使反相器的上升沿下降沿延时可控，以获得较为稳定的振荡频率。但该结构仍然有一个明显的弊端，其随电源电压变化会有明显的频率抖动。

技术实现要素：

为了解决背景技术中存在的上述技术问题，本发明提供一种对电源电压不敏感的环形振荡器，能够极大的减弱电源电压对反相器延迟单元的影响，从而提高振荡器精度。

本发明的技术解决方案是：本发明为一种环形振荡器，其特殊之处在于：该振荡器包括电流电压转换单元、振荡单元和分频电路，电流电压转换单元与振荡单元连接，振荡单元与分频电路连接。

上述电流电压转换单元由两个二极管连接的N型场效应晶体管串联构成。

上述振荡单元包括延迟单元，延迟单元包含上拉管P2和下拉管N16，上拉管P2源端接电源，栅极接延迟单元的输入，漏端接输出；下拉管N16源端接镜像电流源输出，栅极接延迟单元输入，漏端接输出；延迟单元包含由镜像管N6和共源共栅管N5组成的镜像电流源，镜像管N6的漏端与共源共栅管N5的源端相连，镜像管N6的源端接地，共源共栅管N5漏端接下拉管N16的源端，镜像管N6的栅极接偏置电压Vb，共源共栅管N5的栅极接共源共栅电压Vc；偏置电压Vb与共源共栅电压Vc由电流电压转换单元产生。

上述延迟单元中还包含一个NMOS管构成的反馈管，反馈管的栅极接延迟单元输出，漏端接延迟单元输入，源端接地。

上述延迟单元中还包含一个NMOS管构成的负载电容，电容的栅极连接延迟单元输出，源端漏端接地。

上述分频电路为二分频电路,由D触发器与反相器构成，反相器将D触发器的Q端输出反相后接D触发器的输入端，D触发器的CK端接振荡单元的输出。

上述振荡单元包括N级相同的延迟单元，各级延迟单元的输出端与下一级延迟单元的输入端连接，最末级的输出端与第一级的输入端连接。

上述N是大于等于3的奇数。

本发明具有以下优点：

1、本发明所采用的电流电压转换单元，使用共源共栅结构，能极大提高电流镜像的精准度。

2、本发明的延迟单元，使用电流控制下降沿延迟，并去除电源电压(VDD)对下降沿延迟的影响，使用P型场效应晶体管(PMOS)的阈值电压(VTHP)替代；同时使用反馈加快上升沿延迟，进一步减弱VDD对振荡器频率的影响。

附图说明

图1为现有的电流控制的环形振荡器的结构示意图；

图2为本发明中延迟单元的结构示意图

图3为本发明具体实施例的结构示意图。

具体实施方式

参见图2，3，本发明的具体实例例由电流电压转换单元，振荡单元和分频单元组成。

电流电压转换单元包括镜像管与共源共栅管，分别由两个二极管连接的N型场效应晶体管(NMOS)N1和N2串联构成，将控制电流(IREF)转化为控制电压Vb与Vc。Vb与Vc控制延迟单元中下拉电流镜像管(N3,N4,N5,N6,N7,N8)，为延迟单元提供稳定的下拉电流。

振荡单元包括了三个延迟单元，以延迟单元2为例描述。

包含上拉管P2和下拉管N16，上拉管P2源端接电源，栅极接延迟单元的输入，漏端接输出；下拉管N16源端接镜像电流源输出，栅极接延迟单元输入，漏端接输出；延迟单元包含由镜像管N6和共源共栅管N5组成的镜像电流源，镜像管N6的漏端与共源共栅管N5的源端相连，镜像管N6的源端接地，共源共栅管N5漏端接下拉管N16的源端，镜像管N6的栅极接偏置电压Vb，共源共栅管N5的栅极接共源共栅电压Vc；偏置电压Vb与共源共栅电压Vc由电流电压转换单元产生。

镜像管N6和共源共栅管N5采用共源共栅结构，共源共栅管N5尺寸与电流电压转换单元中的N1相同且栅极相连，镜像管N6尺寸与N2相同且栅极相连。共源共栅结构能够提高电流镜像的精准度，使下拉电流(ID2)与控制电流(IREF)的差异缩小。

PMOS管P2与NMOS管N16分别为延迟单元的上拉管与下拉管，上拉PMOS管直接连接电源电压(VDD)，下拉NMOS管连接电流源。

该设计可以将延迟单元的翻转电压控制在(VDD-VTHP)；下拉电流由电流源控制，因此，延迟单元的下降沿延迟为

其中Cout为延迟单元输出节点电容,ID2为延迟单元下拉电流，IREF为振荡器的控制电流。通过该公式可以看出，延迟单元的下降时间与VDD的关系被消除。

将延迟单元翻转电压设定为(VDD-VTHP)还有两个额外的优点。其一，在输出电压从VDD到(VDD-VTHP)范围内，下拉电流镜像管不会被压制到线性区，提高了电流的稳定度；其二，在输出电压从VDD到(VDD-VTHP)范围内，输出负载电容N13的电容值保持稳定，确保在Tdf中电容的稳定。

延迟单元的上升时间由上拉管P2决定，由于P2上拉能力远大于延迟单元的下拉能力，所以上升延迟

Tdr<<Tdf；

反馈管N10的存在，可以进一步减小延迟单元的上升时间。具体过程如下：

当PH3上升到高于(VDD-VTHP)是，PH1开始下降；当PH1下降到(VDD-VTHP)时，P2管开启，此时PH2维持在电源地，但由于P2尺寸远大于N11，PH2开始上升，当PH2上升到NMOS阈值电压(VTHN)时，N10管打开，迅速将PH1拉低。

延迟单元中还包含一个NMOS管构成的电容N13，它的栅极连接延迟单元输出，源端漏端接地。电容的存在可以进一步拉大上升沿延迟与下降沿延迟的差距，减小上升沿延迟在该设计中的影响，稳定振荡器的频率。

综上所述，振荡器的输出频率为：

其中，N为延迟单元的级数，N是大于等于3的奇数，本实例中N＝3。