技术总结
本发明适用于D触发器技术领域，提供了一种抗单粒子翻转的同步复位D触发器。该D触发器包括：时钟信号输入电路、复位信号输入电路、主锁存器缓冲电路、从锁存器缓冲电路、主锁存器及从锁存器，主锁存器和从锁存器均为双模冗余加固的锁存器。相较于现有技术，本发明通过在主锁存器和从锁存器前增加缓冲电路，提高了同步复位D触发器的抗单粒子翻转能力，对主锁存器和从锁存器进行双模冗余加固，即分离成互为冗余的C2MOS电路中的上拉PMOS管和下拉NMOS管，避免了从锁存器中可能由单粒子瞬态脉冲导致的反馈回路，对主锁存器和从锁存器电路中C2MOS电路进行改进，通过CMOS传输门来实现时钟信号对电路的控制，进一步提高了同步复位D触发器的抗单粒子翻转能力。
技术研发人员：贺威;贺凌翔;张准;骆盛;吴庆阳
受保护的技术使用者：深圳大学
文档号码：201710020100
技术研发日：2017.01.12
技术公布日：2017.05.24