1.一种基于FPGA的梳状谱信号发生器，其特征在于,包括FPGA芯片，所述FPGA芯片的输出端与DAC数模转换器的数字信号输入端连接、DAC数模转换器的模拟信号输出端与低通滤波器的输入端连接、低通滤波器的输出端与上变频模块的输入端连接。
2.如权利要求1所述的一种基于FPGA的梳状谱信号发生器，其特征在于,所述FPGA内部包括用于合成数字基带信号的DDS模块，所述DDS模块包括：频率控制寄存器、高速相位累加器和正弦计算器。
3.如权利要求2所述的一种基于FPGA的梳状谱信号发生器，其特征在于,所述FPGA芯片的控制信号输入端还连接有外部控制信号输出端连接，具体为外部控制信号输出端与DDS模块相连以输入频率相位控制字。
4.如权利要求3所述的一种基于FPGA的梳状谱信号发生器，其特征在于,所述外部控制信号输出端具体为控制器输出端或键盘。
5.如权利要求1所述的一种基于FPGA的梳状谱信号发生器，其特征在于,所述FPGA芯片选用FLEX10K芯片，所述DAC数模转换器选用ADV7120芯片，FLEX10K的引脚1与ADV7120芯片的引脚25连接以向ADV7120芯片提供使能信号，FLEX10K的引脚2与ADV7120芯片的引脚15连接以向ADV7120芯片提供时钟信号，FLEX10K的引脚9、引脚11、引脚12、引脚14、引脚16、引脚17、引脚18、引脚19分别与ADV7120芯片的R0-R7引脚相连以向ADV7120芯片提供所需梳状谱对应的数字信号，所述ADV7120芯片的G0-G7引脚、R0-R7引脚、IOG引脚、IOR引脚接地，IOG引脚连接到低通滤波器的输入端以输出梳状谱。
6.如权利要求1或5所述的一种基于FPGA的梳状谱信号发生器，其特征在于,所述低通滤波器为带有宽带放大器的LC低通滤波器，所述LC低通滤波器包括依次连接的低通滤波电路、宽带放大电路与射极跟随器；
所述低通滤波电路包括滤波电感L1、滤波电容C1，所述滤波电感L1的一端与DAC数模转换器的模拟信号输出端连接；
所述宽带放大电路包括放大器Q1，所述放大器Q1的基极连接有对地可调电阻R1到地，发射极连接有对地电阻R2、旁路电容C2到地，集电极连接有电感L2到电源；
所述射极跟随器包括放大器Q2，所述放大器Q2的基极通过耦合电容C3与放大器Q1的集电极连接，并通过偏置电阻Rb连接到集电极，发射极通过电阻Re连接到地，并通过耦合电容C4与上变频模块的输入端连接，集电极通过π型电路连接到电源VCC，所述π型电路包括电感L3、并联在电感两端的电容C5、电容C6，电容C5、电容C6另一端共地。