电子电路模块以及电子电路模块的试验方法与流程

本发明涉及电子电路模块，特别是涉及设置有测试用电极的电子电路模块以及该电子电路模块的试验方法。

背景技术：

近年来，开发了一种设置有测试用电极的电子电路模块。测试用电极是为了在不良分析时进行成为不良的原因的电子部件的确定而设置的。例如，在电子部件由密封树脂覆盖的情况下，由于无法直接使测试用探针与该电子部件接触，因此在搭载有电子部件的多层基板的最下层，设置经由过孔与电子部件连接的多个测试用电极，使测试用探针与该测试用电极接触，来进行导通等检查。

但是，由于除了使电子电路模块工作所需的多个连接盘电极(landelectrode)以外，还必须将多个测试用电极设置在多层基板的最下层，因而不得不增大多层基板的面积，导致电子电路模块的大型化。因此，开发了一种可以不将测试用电极设置在多层基板的最下层的电子电路模块。在专利文献1中公开了一种作为这样的电子电路模块的多层印刷线路板900。以下，使用图12对多层印刷线路板900进行说明。

关于多层印刷线路板900，为了进行电子部件搭载前的各层的电子电路间的导通检查、或电子部件搭载后的各层的电路间的输入输出功能试验，将基板901的单面或双面的所需的部分的铜箔904蚀刻除去并且利用碱性水溶液将露出于该部分的绝缘层902溶解除去从而使内层电路的连接盘906、908以及909露出。然后，将各连接盘906、908以及909设为各层的电子电路间的导通检查用或功能试验用的检查连接盘916、917以及918。

通过这样的结构，从而能够利用内层电路的连接盘来设置各层的电子电路间的导通检查用或功能试验用的检查连接盘。

在先技术文献

专利文献

专利文献1：jp特开平07-007272号公报

技术实现要素：

发明要解决的课题

但是，在多层印刷线路板900中，在基板901的最上层以及最下层需要用于使检查连接盘916、917以及918露出的区域。此外，若布线图案等电子电路的一部分位于最上层以及最下层，则需要避开该区域来使检查连接盘916、917以及918露出。因此，需要将基板901的面积设得比现有的面积大。结果，存在无法将电子电路模块小型化这样的问题。

本发明鉴于这样的现有技术的情况而作，提供一种在多层基板的内层具有测试用电极并且能够小型化的电子电路模块、以及用于进行不良分析的前期作业变得容易的电子电路模块的试验方法。

用于解决课题的手段

为了解决上述课题，本发明的电子电路模块具备：多层基板和安装在所述多层基板的最上层的多个电子部件，在所述多层基板的最下层，设置有通常动作所需的多个连接盘电极，并且在所述多层基板的内层，设置有与所述电子部件连接的测试用电极，所述测试用电极和所述连接盘电极不连接，所述测试用电极设置在俯视时与所述连接盘电极重叠的位置。

这样构成的电子电路模块将用于不良分析的测试用电极设置在多层基板的内层中的俯视时与连接盘电极重叠的位置，因而在多层基板的最下层不需要用于使测试用电极露出的区域。因此，无需增大多层基板的最下层的面积，能够使电子电路模块自身小型化。

此外，在上述的结构中，具有如下这样的特征，即，所述测试用电极通过由导电性材料构成的非贯通过孔而形成。

这样构成的电子电路模块由于测试用电极由非贯通过孔形成，因而测试用电极在多层基板的厚度方向以及横方向上具有厚度。因此，即使对多层基板的绝缘层进行切削时的切削深度的精度不佳，也能够容易地使测试用电极露出。

此外，在上述的结构中，具有如下这样的特征，即，所述测试用电极中的至少一个测试用电极成为其下端面设置在所述多层基板的比最下层靠上一层的层的第一测试用电极，在所述多层基板的最下层不设置布线图案。

这样构成的电子电路模块将第一测试用电极的下端面设置在多层基板的比最下层靠上一层的层，因而在为了不良分析而使测试用电极露出时仅是切削多层基板的最下层的绝缘层即可。此外，由于在多层基板的最下层不设置布线图案，因此不会切断布线图案。

此外，在上述的结构中，具有如下这样的特征，即，所述测试用电极中的至少一个测试用电极成为设置在所述多层基板的侧端部的附近的第二测试用电极，在所述多层基板的侧端部中的至少成为所述第二测试用电极的附近的位置不设置布线图案。

这样构成的电子电路模块将第二测试用电极设置在多层基板的侧端部的附近，因而在为了不良分析而使测试用电极露出时仅是切削多层基板的侧端部即可。此外，由于在多层基板的侧端部中的至少成为第二测试用电极的附近的位置不设置布线图案，因此不会切断布线图案。

此外，在上述的结构中，具有如下这样的特征，即，所述非贯通过孔是相对于所述多层基板的最上层在垂直方向上形成为一直线状的堆叠过孔。

这样构成的电子电路模块能够使形成测试用电极的非贯通过孔的长度成为所需最小限度，因此能够使得难以出现对电子电路模块自身的性能的影响。

此外，在上述的结构中，具有如下这样的特征，即，在所述多层基板的最上层，设置有所述电子部件用的部件焊盘，所述非贯通过孔的最上层的连接盘与所述部件焊盘通用化。

这样构成的电子电路模块通过使用非贯通过孔的最上层的连接盘和部件焊盘被通用化的过孔上焊盘，从而能够提高布线的空间效率。

此外，在上述的结构中，具有如下这样的特征，即，所述电子部件被进行了树脂密封。

这样构成的电子电路模块即使电子部件被密封树脂进行了树脂密封，也无需为了使测试用电极露出而切削密封树脂。

为了解决上述课题，本发明的电子电路模块的第一试验方法是如下的电子电路模块的试验方法，所述电子电路模块具备多层基板和安装在所述多层基板的最上层的多个电子部件，在所述多层基板的最下层，设置有通常动作所需的多个连接盘电极，并且在所述多层基板的内层，设置有与所述电子部件连接的测试用电极，所述试验方法的特征在于，将所述测试用电极设置在俯视时与所述连接盘电极重叠的位置，将所述测试用电极中的至少一个测试用电极设为其下端面设置在所述多层基板的比最下层靠上一层的层的第一测试用电极，不将所述第一测试用电极与所述连接盘电极连接，在所述多层基板的最下层不设置布线图案，在分析时切削所述多层基板的最下层来使所述第一测试用电极露出。

这样构成的电子电路模块的第一试验方法将第一测试用电极的下端面设置在多层基板的比最下层靠上一层的层，因而在为了不良分析而使测试用电极露出时仅是切削多层基板的最下层的绝缘层即可。此外，由于在多层基板的最下层不设置布线图案，因而不会切断布线图案。因此，用于进行不良分析的前期作业变得容易。

为了解决上述课题，本发明的电子电路模块的第二试验方法是如下的电子电路模块的试验方法，所述电子电路模块具备多层基板和安装在所述多层基板的最上层的多个电子部件，在所述多层基板的最下层，设置有通常动作所需的多个连接盘电极，并且在所述多层基板的内层，设置有与所述电子部件连接的测试用电极，所述试验方法的特征在于，将所述测试用电极设置在俯视时与所述连接盘电极重叠的位置，将所述测试用电极中的至少一个测试用电极设为设置在所述多层基板的侧端部的附近的第二测试用电极，不将所述第二测试用电极与所述连接盘电极连接，在所述多层基板的侧端部中的至少成为所述第二测试用电极的附近的位置不设置布线图案，在分析时切削所述多层基板的侧端部来使所述第二测试用电极露出。

这样构成的电子电路模块的第二试验方法将第二测试用电极设置在多层基板的侧端部的附近，因而在为了不良分析而使测试用电极露出时仅是切削多层基板的侧端部即可。此外，由于在多层基板的侧端部中的至少成为第二测试用电极的附近的位置不设置布线图案，因而不会切断布线图案。因此，用于进行不良分析的前期作业变得容易。

发明效果

本发明的电子电路模块由于将用于不良分析的测试用电极设置在多层基板的内层中的俯视时与连接盘电极重叠的位置，因而在多层基板的最下层不需要用于使测试用电极露出的区域。因此，无需增大多层基板的最下层的面积，能够使电子电路模块自身小型化。此外，本发明的电子电路模块的第一试验方法将第一测试用电极的下端面设置在多层基板的比最下层靠上一层的层，因而在为了不良分析而使测试用电极露出时仅是切削多层基板的最下层的绝缘层即可。此外，由于在多层基板的最下层不设置布线图案，因而不会切断布线图案。因此，用于进行不良分析的前期作业变得容易。进而，本发明的电子电路模块的第二试验方法将第二测试用电极设置在多层基板的侧端部的附近，因而在为了不良分析而使测试用电极露出时仅是切削多层基板的侧端部即可。此外，由于在多层基板的侧端部中的至少成为第二测试用电极的附近的位置不设置布线图案，因而不会切断布线图案。因此，用于进行不良分析的前期作业变得容易。

附图说明

图1是示出本发明的电子电路模块的外观的立体图。

图2是从上方观察电子电路模块的俯视图。

图3是从下方观察电子电路模块的俯视图。

图4是电子电路模块的剖视图。

图5是电子电路模块的部分放大示意图。

图6是示出电子电路模块的第一试验方法的剖视图。

图7是示出电子电路模块的第二试验方法的剖视图。

图8是示出上述第二试验方法的第一变形例的剖视图。

图9是示出上述第二试验方法的第一变形例的部分放大示意图。

图10是示出上述第二试验方法的第二变形例的部分放大示意图。

图11是示出上述第二试验方法的第三变形例的部分放大示意图。

图12是现有例所涉及的多层印刷线路板的剖视图。

具体实施方式

以下，参照附图对本发明的电子电路模块以及电子电路模块的试验方法进行说明。本发明的电子电路模块，例如是用于无线lan(localareanetwork，局域网)、蓝牙(注册商标)等的具有高频电路的小型的电子电路模块，搭载于智能电话等电子设备来使用。关于本发明的电子电路模块的用途，并不限定于以下说明的实施方式而能够适当变更。另外，在对各附图的说明中，在记载为右侧、左侧、上侧、下侧的情况下，这些分别在各附图内表示+x侧、-x侧、+z侧、-z侧。

[实施方式]

首先，参照图1至图5，对本发明的实施方式所涉及的电子电路模块100的构造进行说明。图1是示出电子电路模块100的外观的立体图，图2是从上方观察电子电路模块100的俯视图，图3是从下方观察电子电路模块100的俯视图。此外，图4是从图2所示的a-a线观察的电子电路模块100的剖视图，图5是电子电路模块100的部分放大示意图。另外，图5示出了对电子部件31进行树脂密封之前的状态。

如图1以及图2所示，电子电路模块100具备：呈矩形形状的多层基板10、和安装于多层基板10的最上层10a的多个电子部件31。如图4所示，多层基板10成为具有最上层10a、最下层10b以及4层的内层10c的6层的多层基板。在多层基板10的最上层10a上以及多层基板10的内层10c，形成有布线图案17，由这些布线图案17和多个电子部件31形成了电子电路30。

多个电子部件31通过覆盖多层基板10的大致整个区域的密封树脂35而被树脂密封。密封树脂35是以环氧树脂为主成分并添加了二氧化硅填料等的热固化性成型材料，出于保护多层基板10上的电子部件31不受热、湿度等环境的影响的目的而使用。

在多层基板10的最下层10b，如图3所示，设置有通常动作所需的多个连接盘电极11。连接盘电极11由多个第一连接盘电极11a和一个第二连接盘电极11b构成。多个第一连接盘电极11a，例如，作为向上述的电子电路30供给电源的电源端子、电子电路30的输入端子或输出端子等来使用。在电子电路模块100中，这些第一连接盘电极11a沿着多层基板10的最下层10b的面的周边而设置。

第二连接盘电极11b在多层基板10的最下层10b的中央，形成为具有比第一连接盘电极11a大的面积。第二连接盘电极11b作为电子电路30的接地端子来使用。另外，第二连接盘电极11b在电子电路模块100中，由一个大的连接盘图案来形成，但也可以排列多个小的连接盘图案而形成。

设置于多层基板10的最下层10b的多个连接盘电极11通过焊料等而安装于搭载电子电路模块100的智能电话等电子设备，电子电路30与电子设备内的电路电连接。

电子电路模块100具有用于在不良分析时进行成为不良的原因的电子部件31的确定的测试用电极13。在电子电路模块100的情况下，由于电子部件31被密封树脂35覆盖，因此不能直接使测试用探针与该电子部件31具有的端子接触。因此，需要将测试用电极13设置在搭载有电子部件31的多层基板10侧。在电子电路模块100中，如图4所示，将测试用电极13设置于多层基板10的内层10c。另外，在电子电路模块100中，具有多个测试用电极13。此外，由于不必为了进行不良分析而设置用于检查连接盘电极11自身的测试用的电极，因此测试用电极13和连接盘电极11不连接。

测试用电极13与成为不良分析的对象的电子部件31、或将多个电子部件31连结的布线图案17的中途的部位连接。测试用电极13如图4所示，通过由导电性材料构成的非贯通过孔20而形成。此外，在多层基板10的最上层10a形成的非贯通过孔20的连接盘20a与电子部件31连接。

非贯通过孔20并不是在多层基板10中从最上层10a到最下层10b相连的过孔，而是从最上层10a或最下层10b形成到内层10c的过孔。在电子电路模块100中，为从最上层10a形成到内层10c的非贯通过孔20。

多个测试用电极13当中的至少一个测试用电极13成为第一测试用电极13a，该第一测试用电极13a的下端面14设置在多层基板10的比最下层10b靠上一层的层。因此，在多层基板10的最下层10b和其上的层之间的绝缘层10d中，不存在测试用电极13。此外，在多层基板10的最下层10b，不设置布线图案17。

此外，多个测试用电极13当中的至少一个测试用电极13成为第二测试用电极13b，该第二测试用电极13b设置在多层基板10的侧端部10e的附近。此外，在多层基板10的侧端部10e中的至少成为第二测试用电极13b的附近的位置不设置布线图案17。另外，电子电路模块100中的第二测试用电极13b的下端面14设置在多层基板10的比最上层10a靠下一层的层。即，第二测试用电极13b的长度具有绝缘层10d的一层份的长度。

在电子电路模块100中，构成测试用电极13的非贯通过孔20是相对于多层基板10的最上层10a沿垂直方向(下方向)形成为一直线状的堆叠过孔(stackedviahole)21。堆叠过孔21是在多层基板10的内层10c中形成于各层的过孔在俯视时全都位于同一位置的过孔。

因此，测试用电极13(第一测试用电极13a以及第二测试用电极13b)从最上层10a上的连接盘20a向正下方的方向(-z方向)延伸，形成为大致圆柱形状。因此，若以俯视从上方向或下方向观察非贯通过孔20即测试用电极13，则如图2或图3所示，非贯通过孔20即测试用电极13形成为圆形。通过形成堆叠过孔21，从而能够使形成测试用电极13的非贯通过孔20的长度成为所需最小限度，能够使得难以出现对电子电路模块100自身的性能的影响。

另外，在电子电路模块100中，作为构成测试用电极13的非贯通过孔20而使用了堆叠过孔21，但作为非贯通过孔20也可以使用上下的过孔在俯视时不位于同一位置的堆叠过孔。此外，在电子电路模块100中，在多层基板10形成堆叠过孔21时，并不是在层叠了多层基板10的各层之后形成堆叠过孔21，而是采用使已经形成有过孔的各层上下层叠而形成堆叠过孔21的方式。

对非贯通过孔20在最上层10a的开口部填埋树脂，对该树脂实施金属镀覆，如图5所示，在多层基板10的最上层10a上形成在中央没有孔穴的连接盘20a。此外，在最上层10a，设置有电子部件31用的部件焊盘15，电子部件31通过焊料等而安装于部件焊盘15。

在电子电路模块100中，非贯通过孔20的设置于最上层10a的连接盘20a与该部件焊盘15通用化。即，在多层基板10中的最上层10a形成有非贯通过孔20的过孔上焊盘(padonvia)23。通过在多层基板10的最上层10a形成过孔上焊盘23，从而能够提高最上层10a中的布线的空间效率。

此外，如图4所示，将多个电子部件31彼此相连或将多个电子部件31与连接盘电极11相连的布线图案17设置于多层基板10的最上层10a以及内层10c，但是如前所述，并不形成于多层基板10的最下层10b。因此，在多层基板10的最下层10b，除了多个连接盘电极11(第一连接盘电极11a以及第二连接盘电极11b)以外，什么也没有形成。进而，测试用电极13设置于在俯视时与连接盘电极11重叠的位置。

例如，在图4中的配置于右侧的电子部件31的左右设置的测试用电极13分别设置于在俯视时与第二连接盘电极11b重叠的位置。此外，在图4中的配置于左侧的电子部件31的左右设置的测试用电极13分别设置于在俯视时与第一连接盘电极11a或第二连接盘电极11b重叠的位置。

接下来，参照图6，对本发明的电子电路模块的第一试验方法中的电子电路模块100的状态、即用于进行不良分析的前期作业时的电子电路模块100的状态进行说明。图6是示出上述第一试验方法的从图2的a-a线观察电子电路模块100的剖视图。

如图6所示，测试用电极13当中的至少一个测试用电极13成为第一测试用电极13a。电子电路模块的第一试验方法在对电子电路模块100进行不良分析的情况下，例如，对图6中的右侧的电子部件31进行不良分析的情况下，在与电子部件31连接的第一测试用电极13a的正下方的多层基板10形成磨削部19。第一测试用电极13a的正下方的磨削部19是挖掘孔19a，挖掘孔19a能够通过对形成在最下层10b上的连接盘电极11以及绝缘层10d进行挖掘而形成。

即，电子电路模块的第一试验方法是在分析时对多层基板10的最下层10b进行切削而使第一测试用电极13a露出的试验方法。另外，为了形成挖掘孔19a，既可以使用钻孔机，也可以从多层基板10的最下层10b的下侧(-z侧)照射激光。

通过在多层基板10形成挖掘孔19a从而使第一测试用电极13a的下端面14露出。如前所述，第一测试用电极13a的下端面14设置于多层基板10的比最下层10b靠上一层的层，因此为了使下端面14露出，只要挖掘最下层10b之上的一层份的绝缘层10d即可，用于进行分析的前期作业变得容易。

另外，也可以不仅挖掘第一测试用电极13a的下端面14的正下方的最下层10b以及绝缘层10d，还挖掘多层基板10的整个最下层10b以及最下层10b之上的一层份的整个绝缘层10d，由此使测试用电极13的下端面14露出。

此外，在电子电路模块100中，将第一测试用电极13a的下端面14设置在多层基板10的比最下层10b靠上一层的层，但也可以设置在除此以外层。此外，如前所述，第一测试用电极13a由在多层基板10的厚度方向上具有厚度的非贯通过孔20形成，因此无论第一测试用电极13a的下端面14设置于哪一层，都能够与切削多层基板10的绝缘层10d时的切削深度的精度无关地使第一测试用电极13a容易地露出。

此外，由于在多层基板10的最下层10b不形成布线图案17，因此在多层基板10形成磨削部19(挖掘孔19a)时，不会切断布线图案17。因此，在不良分析时，不会对其结果造成影响。

在多层基板10形成了挖掘孔19a之后，使检查用的探针碰触到第一测试用电极13a的下端面14，由此能够进行对位于右侧的电子部件31的不良分析用的检查。关于形成于其他的电子部件31的第一测试用电极13a也是同样的。这样，使检查用的探针经由形成于多层基板10的最下层10b的挖掘孔19a而碰触到第一测试用电极13a的下端面14，因此即使电子部件31被密封树脂35进行树脂密封，也不必为了使第一测试用电极13a露出而切削密封树脂35。

接下来，参照图7，对本发明的电子电路模块的第二试验方法中的电子电路模块100的状态、即用于进行不良分析的前期作业时的电子电路模块100的状态进行说明。图7是示出第二试验方法的从图2的a-a线观察电子电路模块100的剖视图。

如图7所示，测试用电极13当中的至少一个测试用电极13成为第二测试用电极13b。在对电子电路模块100的例如图7中的左侧的电子部件31的左侧部分进行不良分析的情况下，在与电子部件31的左侧连接的测试用电极13、即第二测试用电极13b的正侧方(左侧)的多层基板10形成磨削部19(挖掘孔19a)。即，电子电路模块的第二试验方法是在分析时切削多层基板10的侧端部10e而使第二测试用电极13b露出的试验方法。

通过在多层基板10形成挖掘孔19a从而使第二测试用电极13b的左侧的面露出。如前所述，第二测试用电极13b设置在多层基板10的侧端部10e的附近。因此，只要挖掘多层基板10的侧端部10e的绝缘层10d即可，故而用于进行分析的前期作业变得容易。

此外，由于在多层基板10的侧端部10e中的至少成为第二测试用电极13b的附近的位置不设置布线图案17，因此在多层基板10形成挖掘孔19a时，不会切断布线图案17。因此，在不良分析时，不会对其结果造成影响。

在多层基板10形成了到达第二测试用电极13b的磨削部19(挖掘孔19a)之后，使检查用的探针碰触到第二测试用电极13b的左侧的面，由此能够进行对图7中的位于左侧的电子部件31的不良分析用的检查。

接下来，参照图8以及图9，对本发明的电子电路模块的第二试验方法中的电子电路模块110的状态、即用于进行不良分析的前期作业时的电子电路模块110的状态进行说明。图8是从图2所示的a-a线观察第二试验方法-第一变形例的电子电路模块110的剖视图，图9是第二试验方法-第一变形例的电子电路模块110的部分放大示意图。另外，图1至图3与电子电路模块100共通。

电子电路模块110与前述的电子电路模块100的不同点仅在于，电子电路模块110的第二测试用电极13c的长度与电子电路模块100的第二测试用电极13b的长度不同，其他方面与电子电路模块100相同。因此，关于与电子电路模块100相同的部分，省略其说明。

如图8以及图9所示，在电子电路模块110中，针对图8中的左侧的电子部件31，形成了第二测试用电极13c。该第二测试用电极13c设置在多层基板10的侧端部10e的附近，在多层基板10的侧端部10e中的至少成为第二测试用电极13c的附近的位置不设置布线图案17。如图8所示，电子电路模块110中的第二测试用电极13c的下端面14设置在多层基板10的比最上层10a靠下三层的层。即，第二测试用电极13c的长度具有绝缘层10d的三层份的长度。另外，第二测试用电极13c的长度并不限于三层份的长度，只要具有多层份的长度即可。

在对电子电路模块110的图8中的左侧的电子部件31的左侧部分进行不良分析的情况下，与电子电路模块100的情况同样，如图8以及图9所示，在与电子部件31的左侧连接的测试用电极13即第二测试用电极13c的正侧方(左侧)的多层基板10的侧端部10e形成磨削部19(挖掘孔19a)。

在电子电路模块100的情况下，第二测试用电极13b的长度只有绝缘层10d的一层份的长度，因此在电子电路模块100的形状较小时，形成挖掘孔19a是非常困难的。但是，在电子电路模块110中，第二测试用电极13c的长度具有绝缘层10d的多层份的长度(图8中为三层份的长度)，因此即使电子电路模块110的形状较小，也容易形成挖掘孔19a。

挖掘孔19a能够在多层基板10中的侧端部10e的绝缘层10d利用钻孔机等来形成。此外，也可以为了形成挖掘孔19a，从多层基板10的左侧(-x侧)照射激光。

另外，第二测试用电极13c具有绝缘层10d的多层份的长度，但是通过适当地设定第二测试用电极13c的长度，能够形成开路短截线、短路短截线等的短截线电路。因此，利用该短截线电路，能够在电子电路30内构成阻抗匹配电路、陷波电路等滤波器电路。

接下来，参照图10以及图11，对本发明的电子电路模块的第二试验方法-第二变形例以及第三变形例的电子电路模块110的状态、即用于进行不良分析的前期作业时的电子电路模块110的状态进行说明。图10是第二试验方法-第二变形例中的电子电路模块110的部分放大示意图，图11是第二试验方法-第三变形例中的电子电路模块110的部分放大示意图。

电子电路模块的第二试验方法-第二变形例以及第三变形例中的电子电路模块110的构造与电子电路模块的第二试验方法-第一变形例中的电子电路模块110相同。因此，关于电子电路模块110的构造，省略其说明。

在电子电路模块的第二试验方法-第二变形例中，如图10所示，是遍及电子电路模块110的多层基板10以及密封树脂35而形成磨削部19的试验方法。上述第二试验方法-第二变形例中的磨削部19为部分磨削部19b。

部分磨削部19b通过对电子部件31所在的一侧的多层基板10的侧端部10e以及密封树脂35的左侧的面(-x侧的面)进行削除推进，从而例如形成为俯视半圆形。通过形成部分磨削部19b，从而能够使电子部件31的试验用的非贯通过孔20即第二测试用电极13c露出。

另外，部分磨削部19b不一定为俯视半圆形，也可以为俯视矩形。部分磨削部19b能够利用半圆形状或矩形的锉刀等来形成。

在电子电路模块的第二试验方法-第二变形例中，即使在电子电路模块110的形状较小的情况下，也由于遍及电子电路模块110的左侧(-x侧)的外形的上下而形成了部分磨削部19b，因此与电子电路模块的第二试验方法-第一变形例相比，能够与第二测试用电极13c的上下方向上的位置无关地更容易地形成磨削部19。

在电子电路模块的第二试验方法-第三变形例中，如图11所示，为遍及电子电路模块110的多层基板10以及密封树脂35的左侧的面的整个面而形成磨削部19的试验方法。上述第二试验方法-第三变形例中的磨削部19为整面磨削部19c。

整面磨削部19c通过对多层基板10的侧端部10e以及密封树脂35的左侧的面(-x侧的面)的整个面进行削除推进，从而将多层基板10以及密封树脂35的左侧的面削掉而形成。通过形成整面磨削部19c，从而能够使电子部件31的试验用的非贯通过孔20即第二测试用电极13c露出。部分磨削部19c能够利用平面状的锉刀等来形成。

在电子电路模块的第二试验方法-第三变形例中，即使在电子电路模块110的形状非常小的情况下，也由于遍及电子电路模块110的-x侧的外形面的整个面而形成了整面磨削部19c，因此与电子电路模块的第二试验方法-第一变形例以及第二变形例相比，能够与第二测试用电极13c的z方向以及y方向上的位置无关地更容易地形成磨削部19。

以下，对本实施方式所带来的效果进行说明。

电子电路模块100由于将用于不良分析的测试用电极13设置在多层基板10的内层10c中的俯视时与连接盘电极11重叠的位置，因此在多层基板10的最下层10b不需要用于使测试用电极13露出的区域。因此，无需增大多层基板10的最下层10b的面积，能够使电子电路模块100自身小型化。

此外，测试用电极13由非贯通过孔20形成，因而测试用电极13在多层基板10的厚度方向以及横方向上具有厚度。因此，即使对多层基板10的绝缘层10d进行切削时的切削深度的精度不佳，也能够容易地使测试用电极13露出。

此外，由于第一测试用电极13a的下端面14设置在多层基板10的比最下层10b靠上一层的层，因此在为了不良分析而使测试用电极13露出时仅是切削多层基板10的最下层10b的绝缘层10d即可。此外，由于在多层基板10的最下层10b不设置布线图案17，因此不会切断布线图案17。

此外，由于第二测试用电极13b设置在多层基板10的侧端部10e的附近，因此在为了不良分析而使测试用电极13露出时仅是切削多层基板10的侧端部10e即可。此外，由于在多层基板10的侧端部10e中的至少成为第二测试用电极13b的附近的位置不设置布线图案17，因此不会切断布线图案17。

此外，通过堆叠过孔21，能够使形成测试用电极13的非贯通过孔20的长度成为所需最小限度，因此能够难以出现对电子电路模块100自身的性能的影响。

此外，通过使用非贯通过孔20的最上层10a的连接盘20a和部件焊盘15被通用化的过孔上焊盘23，能够提高布线的空间效率。

此外，即使电子部件31被密封树脂35进行了树脂密封，也无需为了使测试用电极13露出而切削密封树脂35。

此外，在电子电路模块的第一试验方法中，第一测试用电极13a的下端面14设置在多层基板10的比最下层10b靠上一层的层，因而在为了不良分析而使测试用电极13露出时仅是切削多层基板10的最下层10b的绝缘层10d即可。此外，由于在多层基板10的最下层10b不设置布线图案17，因而不会切断布线图案17。因此，用于进行不良分析的前期作业变得容易。

此外，在电子电路模块的第二试验方法中，第二测试用电极13b设置在多层基板10的侧端部10e的附近，因而在为了不良分析而使测试用电极13露出时仅是切削多层基板10的侧端部10e即可。此外，由于在多层基板10的侧端部10e中的至少成为第二测试用电极13b的附近的位置不设置布线图案17，因而不会切断布线图案17。因此，用于进行不良分析的前期作业变得容易。

如以上说明的那样，本发明的电子电路模块将用于不良分析的测试用电极设置在多层基板的内层中的俯视时与连接盘电极重叠的位置，因而在多层基板的最下层不需要用于使测试用电极露出的区域。因此，无需增大多层基板的最下层的面积，能够使电子电路模块自身小型化。此外，在本发明的电子电路模块的第一试验方法中，第一测试用电极的下端面设置在多层基板的比最下层靠上一层的层，因而在为了不良分析而使测试用电极露出时仅是切削多层基板的最下层的绝缘层即可。此外，由于在多层基板的最下层不设置布线图案，因而不会切断布线图案。因此，用于进行不良分析的前期作业变得容易。进而，在本发明的电子电路模块的第二试验方法中，第二测试用电极设置在多层基板的侧端部的附近，因而在为了不良分析而使测试用电极露出时仅是切削多层基板的侧端部即可。此外，由于在多层基板的侧端部中的至少成为第二测试用电极的附近的位置不设置布线图案，因而不会切断布线图案。因此，用于进行不良分析的前期作业变得容易。

本发明并不限定于上述的实施方式，能够在不脱离主旨的范围内进行各种变更来实施。

附图标记说明

10：多层基板；

10a：上层；

10b：最下层；

10c：内层；

10d：绝缘层；

10e：侧端部；

11：连接盘电极；

11a：第一连接盘电极；

11b：第二连接盘电极；

13：测试用电极；

13a：第一测试用电极；

13b：第二测试用电极；

13c：第二测试用电极；

14：下端面；

15：部件焊盘；

17：布线图案；

19：磨削部；

19a：挖掘孔；

19b：部分磨削部；

19c：整面磨削部；

20：非贯通过孔；

20a：连接盘；

21：堆叠过孔；

23：过孔上焊盘；

30：电子电路；

31：电子部件；

35：密封树脂；

100：电子电路模块；

110：电子电路模块。