本发明涉及集成电路技术领域，尤其涉及向负载提供接口的集成电路。
背景技术：
提供能够正确接收来自模拟控制器或数字控制器的信号的集成电路接口需要能够处理宽范围的输入电压电平的能力。例如，常规数字控制器驱动具有低至2.5v的高电压电平的信号。然而，常规模拟控制器输出具有至少20v的高电压电平的信号。这种大信号会损坏典型的集成电路器件。因此，期望提供能够接收和处理可能具有宽范围电压电平的信号的接口的技术。
技术实现要素：
集成电路包括被配置为接收输入信号的输入端子，被配置为提供控制电压的参考电压节点以及传输晶体管，传输晶体管包括耦合到第一节点的第一端子、耦合到参考电压节点的控制端子以及耦合到输入端子的第二端子。控制电压具有足以允许信号从第二端子传递到第一端子的控制电压电平。传输晶体管被配置为响应于低于第一电压电平的输入信号电压电平而线性地将输入信号线性传输到第一节点，并且被配置为响应于高于第一电压电平的电压电平而将输入信号的电压受限版本传输到第一节点。传输晶体管可以是具有高漏极至源极击穿电压(drain-to-sourcebreakdownvoltage)的横向扩散金属氧化物半导体场效应晶体管(mosfet)。第一端子可以是源极端子，第二端子可以是漏极端子，以及控制端子可以是栅极端子。传输晶体管可以是场效应晶体管，第一端子可以是源极端子，第二端子可以是漏极端子，以及控制端子可以是栅极端子。低于第一电压电平的输入信号可导致传输晶体管的漏极至源极电压小于传输晶体管的栅极至源极电压与传输晶体管的阈值电压之间的差值，并且传输晶体管和输入信号的阈值电压高于第一电压电平可以导致传输晶体管的漏极至源极电压大于传输晶体管的栅极至源极电压与传输晶体管的阈值电压之间的差值。传输晶体管可以向输入端子提供电容性负载。在操作中，最多，可忽略不计的直流电流通过输入端子流入第二端子。
集成电路可以包括耦合到输入端子和第二端子的静电放电保护电路。输入端子可以包括焊盘结构(padstructure)。输入信号可以是具有在0v至2v的范围内的电压电平的数字信号，并且第一节点上的第二电压电平可以至多是控制电压与传输晶体管的阈值电压之间的差值，传输晶体管是场效应晶体管，第一端子是源极端子，第二端子是漏极端子，以及控制端子是栅极端子。输入信号可以是具有在0v到至少10v的范围中的电压电平的模拟信号，并且第一节点上的第二电压电平可以至多是控制电压与传输晶体管的阈值电压之间的差值，传输晶体管是场效应晶体管，第一端子是源极端子，第二端子是漏极端子，以及控制端子是栅极端子。第一节点上的信号可具有至少比输入端上的最大可允许电压电平小一个数量级的峰值电压电平，并且控制电压可具有至少比输入端子上的最大可允许电压电平小一个数量级的控制电压电平。集成电路可以包括钳位电路(clampcircuit)，钳位电路被配置为限制第一节点上的信号的第二电压电平。集成电路可以包括：比较器电路，其被配置为响应于大于预定电压电平的第二电压电平而提供具有第三电压电平的输出信号，并且被配置为响应于小于预定电压电平的信号的第二电压电平而提供具有第四电平的输出信号。第二电压电平可以比输入信号的最大可允许电压电平小一个数量级。集成电路可以包括参考电压发生器，该参考电压发生器被配置为产生具有第一直流电压电平的第一参考电压，第一直流电压电平对处理、电源电压和温度变化基本上不敏感。集成电路可以包括充电泵，充电泵被配置为促进第一直流参考电压以产生具有基本稳定的直流电压电平的控制电压，该直流电压电平对处理、电源电压和温度变化基本不敏感。
在至少一个实施例中，一种用于通过集成电路接收输入信号的方法包括：通过向传输晶体管的栅极端子施加控制电压来建立传输晶体管的漏极端子和传输晶体管的源极端子之间的导电路径。该方法包括响应于低于第一电压电平的输入信号的电压电平，通过导电路径将来自集成电路的输入端子的输入信号线性地传输到第一节点，以及响应于高于第一电压电平的电压电平，通过导电路径将输入信号的电压受限版本传输到第一节点。传输晶体管可以向输入端子提供电容性负载。在操作中，最多可忽略不计的直流电流通过输入端子流入第二端子。传输晶体管可以是具有高漏极至源极击穿电压的横向扩散mosfet，并且第一端子可以是源极端子，第二端子可以是漏极端子，以及控制端子可以是栅极端子。该方法可以包括接收具有在0v至2v的范围内的电压电平的数字信号并且第一节点上的第二电压电平可以至多是控制电压与传输晶体管的阈值电压之间的差值，传输晶体管是场效应晶体管，第一端子是源极端子，第二端子是漏极端子，以及控制端子是栅极端子。该方法可以包括接收具有至少在0v至10v的范围内的电压电平的模拟信号并且第一节点上的第二电压电平可以至多是控制电压与传输晶体管的阈值电压之间的差值，传输晶体管是场效应晶体管，第一端子是源极端子，第二端子是漏极端子，以及控制端子是栅极端子。第一节点上的信号可具有比输入端子上的最大可允许电压电平小至少一个数量级的峰值电压电平，并且控制电压可具有比输入端子上的最大可允许电压电平小至少一个数量级的峰值电压电平。该方法可以包括限制第一节点上的信号的第二电压电平。该方法可以包括响应于大于预定电压电平的第二电压电平而提供具有第三电压电平的输出信号，并且被配置为响应于小于预定电压电平的信号的第二电压电平而提供具有第四电平的输出信号。
附图说明
通过参考附图，本发明可以被更好地理解，并且其许多目的、特征和优点对于本领域技术人员而言是显而易见的。
图1示出了包括经由隔离驱动集成电路耦合到负载的dc-dc转换器的示例性控制系统。
图2示出了包括结合dc-dc转换器的隔离驱动集成电路的示例性控制系统。
图3示出了包括与本发明的至少一个实施例一致的宽范围输入电路的示例性隔离驱动集成电路。
图4示出了与本发明的至少一个实施例一致的示例性宽范围输入电路。
图5a示出了图4的宽范围输入电路的输入信号的示例性波形。
图5b示出了由图4的宽范围输入电路响应于图5a的输入信号而提供的接收输入信号的示例性波形。
图6示出了常规基于锁存器的充电泵级和相关信号波形的电路图。
图7示出了与本发明的至少一个实施例一致的与图4的宽范围输入电路互补的示例性宽范围输入电路。
在不同附图中使用相同的附图标记表示相似或相同的项目。
具体实施方式
集成电路接口(integratedcircuitinterface)限制了呈现给内部电路的接收信号的电压电平，并且保持接收信号的最大电压基本低于对内部电路有害的电压电平。集成电路接口在输入端子呈现占优势的电容性负载，并且不需要驱动集成电路来提供任何大量的直流电流。与常规集成电路接口相比，集成电路接口减少了控制应用中的材料成本，并降低了功耗。
参考图1，在常规控制应用中，隔离驱动器102基于从第二电压域(即，vdd3，例如5v)的控制器104接收的信号接收从dc-dc转换器106输出的s第一电压域(即vdd1，例如3.2v)的输入信号in。隔离驱动器102向在第三电压域(即，vdd2，例如，数百伏)中操作的负载140提供一个或多个输出信号。隔离驱动器102包括隔离屏障和通信通道，用于安全地将来自控制器104的控制信号通过隔离通道130传输至驱动负载140。
参考图2，在至少一些实施例中，隔离驱动器102包括集成的电压调节和控制。通过将dc-dc转换器106的电压调节和功能集成到隔离驱动器102中，控制系统需要更少的外部元件，隔离驱动器102可以使用更少的印刷电路板布线，并且图2的控制系统与图1的控制系统相比，具有减少的材料成本。隔离驱动器102实现用于在使用钳位电路240的输入端子处理宽范围的电压电平的技术。钳位电路240吸收来自控制器104的直流电流以限制呈现给内部电路的电压，内部电路包括击穿电压远小于预期输入电压电平的器件。然而，由于输入电流电平，例如几十毫安量级的输入电流，电压钳位技术消耗大量的功率并在控制器104上施加所需的驱动能力。
参照图3，用于在输入端子上处理宽范围的电压电平并且具有减小的输入电流需求或无输入电流需求的技术包括宽范围输入电路204，其接收来自端子252的输入信号。宽范围输入电路204提供基本电容性的输入阻抗，因此对于宽范围的输入电压电平至多消耗通过输入端子252的可忽略不计的直流输入电流。例如，宽范围输入电路204提供接收到的输入信号ini，其响应于具有从大约0v到至少大约10v的电平的输入电压而具有大约2.5v的高电压电平，并且输入电流的数量级最多为微安(μa)。
宽范围输入电路204将接收到的输入信号ini提供给内部电路，例如初级侧101的发射/接收通道206，其使用vdd1(例如，小于5伏)进行操作以用于通过隔离信道130与使用另一个电压域操作的电路(例如，使用vdd2((例如，至少10伏))操作的次级侧103的发射/接收通道208和驱动器220)进行通信。隔离通道130隔离初级侧101和次级侧103的电压域，并且还便于初级侧101和次级侧103之间的通信。可以使用不使用两侧之间的导电路径的任何合适的通信技术，例如，光学、电容、电感或电磁技术。示例性隔离通道在于2013年8月30日提交的题为“隔离屏障上的模拟信号传输”的专利号为61/872,537的美国临时申请中描述，其命名jeffreyl.sonntag，douglasr.frey和michaelj.mills作为发明人，该申请的全部内容通过引用并入本文。
在控制系统的实施例中，隔离驱动器202的隔离通道130便于将由初级侧101从控制器104接收的控制信号传输到次级侧103，次级侧103可以包括基于从初级侧接收的接收控制信号产生输出控制信号并将其提供给输出端子out的驱动器。在示例性实施例中，隔离驱动器202包括配置为单个封装中的多芯片模块的多个集成电路。例如，隔离驱动器202包括使用第一电压域操作以实现初级侧的第一集成电路以及使用第二电压域操作以实现次级侧的另一集成电路。在这样的实施例中，端子252和280是耦合到外部元件的多芯片模块的封装的引脚。
参照图4，在至少一个实施例中，端子252包括焊盘结构309和静电放电电路(例如，二极管308和310)。宽范围输入电路204从焊盘结构309接收输入信号in。宽范围输入电路204包括横向扩散金属氧化物半导体(ldmos)场效应晶体管，其具有能够处理大的漏极至源极电压(即vds，例如大于10v的vds)和低导通电阻(即ron，例如ron小于5欧姆)。通常，ldmos晶体管用于微波或射频(rf)功率放大器或高压开关应用中。它们可以通过使用各种离子注入和随后的退火循环在p/p+硅外延层上的低掺杂的n型漏极区中形成扩散的p型通道区而被制造。漏极区域中的低掺杂导致具有高阻断电压的大耗尽层。尽管可以使用扩散来制造晶体管，但是掺杂剂也可以被注入并退火。通常，ldmos器件是非对称的。在至少一个实施例中，晶体管304是高电压ldmosn型晶体管，其可用于混合信号集成电路的示例性制造工艺中。然而，能够承受大的漏极至源极电压的其他晶体管类型(例如，常规5v互补金属氧化物半导体场效应晶体管、p型金属氧化物半导体场效应晶体管、结型栅极场效应晶体管(jfet)或高压双极晶体管)，但可能会限制输入端的可允许电压电平。注意，宽范围输入电路204包括其他类型的晶体管(例如，电压参考316和电压倍增器306中的常规5vcmos晶体管)。
晶体管304在其栅极端子(例如，参考电压vrefm，其可以是具有可忽略纹波电压的dc直流电压)上接收参考电压信号，其建立晶体管304的栅极至源极电压，其大于晶体管304的阈值电压(vgs>vth)，从而在晶体管304的漏极端子和源极端子之间形成导电路径(例如，场效应晶体管的导电通道)。参考电压信号是基于由电压参考316提供的另一参考电压(参考电压vref)产生的。在至少一个实施例中，参考电压vref相对于处理、电压供应和温度的变化是稳定的。例如，电压参考316可以包括产生1.2v的参考电压的带隙参考电路。在至少一个实施例中，电压倍增器306是基于充电泵并且将参考电压从1.2v增加到3.4v(例如，将参考电压倍增大于2的因子)并向晶体管304的栅极提供3.4v电压。充电泵电路从电压参考316接收vref，将该直流电压倍增，并将所得的稳定电压提供给晶体管304的栅极。使用充电泵可将任何内部调节器电路与提供电压vdd的电源解耦，从而实现改进的电源噪声抑制。充电泵利用时钟信号进行操作，从而只产生同步噪声，并提供参考电压vrefm，该参考电压在处理、电压供应和温度变化方面是稳定的。
例如，参考图6，基于锁存器的充电泵600促进控制时钟clk以产生电平移位时钟v1，其用于控制器件602和604。类似地，基于锁存器的充电泵级600将控制时钟clkb以产生电平移位时钟v2，其用于控制器件606和608。电平移位时钟v1和v2在输入节点上的电压电平vref和输出节点上的电压电平vrefm之间振荡，其中vrefm是vref的增强版本。也就是说，vrefm＝vref+vpump。vpump的典型电压电平是片上稳压电源(例如vdd)的电压电平。基于锁存器的充电泵600是双充电泵级，即它包括耦合到相同输入和输出节点的独立电荷泵分支603和605。由于控制时钟信号clk和clkb的两相位是异相位的，因此电平移位时钟v1和v2也是异相位的，导致分支603和605交替地将输出电压电平泵送到泵送电压电平，例如，达到大约vref+vpump的电压电平。图6的充电泵仅是示例性的，并且可以使用其他充电泵或电压倍增器拓扑结构来产生提供给传输晶体管栅极的倍增参考电压(即，vrefm，例如大约4v)。
再参考图4，晶体管304在晶体管操作的线性区域中操作以用于漏极至源极电压，即，vds<vgs-vth(例如，vds<约3v)，并将输入信号in线性地传输到节点318。当vgs>vth且vds>＝(vgs-vth)时，晶体管304工作在饱和模式，并且导电通道在漏极端子附近表现出收缩，这限制了输入信号in传输到节点318的电压电平至vgs-vth(例如3.4v)。通过在晶体管304的漏极端子接收输入信号in，晶体管304限制在节点318上接收的电压，并且至多消耗可忽略不计的直流电流(例如，微安量级(μa)或更小的直流电流)。
钳位电路314，其可包括串联耦合到地的一个或多个二极管耦合的常规n型晶体管，防止节点318上的信号漂移得太高并且将节点318上的电压保持在不会损坏限幅电路312的电平，例如3.4v。限幅电路312可以包括比较器，如果节点318上的电压高于第一预定电压，则该比较器提供具有高电压电平(例如，2v信号)的低失真，低噪声输出信号。如果实施滞后，则如果节点318上的电压低于第二预定电压(其可与第一预定电压相同或与第一预定电压不同)，则限幅电路312提供低电压电平。在至少一个实施例中，限幅电路312通过包括基于限幅电路312的输出电平在第一预定电压电平和第二预定电压电平之间进行选择的电路来实现滞后(例如，使用多路复用器或由输出信号out控制的其他选择电路)。
参照图4、5a和5b，在操作中，晶体管304的栅极端子上的参考电压vreff是在晶体管304中产生导电通道的稳定电压(vgs>vth)，并且端子309上的电压导致vds<vgs-vth(例如，输入信号in是具有小于约3v电压的数字信号)。宽范围输入电路204提供接收的输入信号ini，其与从端子309接收的输入信号in线性相关(例如，所接收的输入信号ini具有小于约3v的电压)。然而，当晶体管304的栅极上的电压是导致vgs>vth的稳定电压时，并且端子252上的电压导致vds>＝vgs-vth(例如，输入信号in是具有至少大约4v的电压电平的模拟信号)时，宽范围输入电路204提供被限制为预定电压电平的接收输入信号ini(例如，接收输入信号ini大约为3.4v)。限幅电路312然后提供具有在0v和vdd1范围内的电压电平的无失真输出信号(即，具有与输入信号的脉冲宽度基本相同的脉冲宽度的输出信号)(例如，其中2.5v<＝vdd1<＝3.4v)，其然后可以由其他电路(例如，图3的发射/接收通道206)安全地处理。
在至少一个实施例中，宽范围输入电路204引入至多可忽略不计的负载、失真和延迟。例如，通过晶体管304的延迟和通过限幅电路312的延迟小于通过dc-dc转换器106或其他电压调节电路的延迟。图4的晶体管304的示例性导通电阻约为5欧姆，而输入电容性负载约为几百毫微微法。因此，延迟通常低于500毫微微秒。在上述钳位实现中，输入电容性负载是输入负载的函数，并且会由于大的电容变化而增加延迟和失真。示例性的钳位实现可以具有皮法数量级的电容变化。另外，信号ini的上升沿和下降沿大致相等，并且相关联的脉冲失真(即，abs(tphl-tplh)，其中tphl是下降沿延迟并且tplh是上升沿延迟)可忽略不计。
尽管在描述本发明的实施例时通常假定电路和物理结构，但是公认的是，在现代半导体设计和制造中，物理结构和电路可以计算机可读描述形式来实施，以适用于后续设计、仿真、测试或制造阶段。在示例性配置中作为分立组件呈现的结构和功能可以实现为组合结构或组件。预期本发明的各种实施例包括其上具有编码(例如，vhsic硬件描述语言(vhdl)、verilog、gdsii数据、电子设计交换格式(edif))的电路、电路系统、相关方法和有形计算机可读介质，和/或gerber文件)，这些电路、系统和方法全都如本文所述并且如所附权利要求书中所定义。另外，计算机可读介质可以存储指令以及可以用于实现本发明的数据。指令/数据可以涉及硬件、软件、固件或其组合。
这里阐述的本发明的描述是说明性的，并且不旨在限制如在以下权利要求中阐述的本发明的范围。例如，虽然本发明已在其中通过器件是n型ldmos晶体管的实施例中进行了描述，但本领域技术人员将认识到，本文的教导可以与其他类型的一个或多个其他类型的传输晶体管使用(例如，如图7所示的宽范围输入电路304的p型晶体管504和相关联的电压参考产生电路和钳位电路514、jfet传输晶体管、双极传输晶体管或具有配置为电压限制器的稳定控制电压的其他高压传输晶体管)。在不脱离如下所述的本发明的范围的情况下，可以基于在此阐述的描述进行在此公开的实施例的变化和修改。