混频器电路的制作方法

本发明涉及射频前端集成电路，尤其涉及一种射频前端接收机中的混频器电路。
背景技术：
21世纪以来，无线通信技术高速发展，人们对通信设备的需求也越来越高。射频接收机是无线通信的重要模块，它的性能指标影响着整个无线通信系统。其中混频器的设计在射频收发系统中扮演着重要的角色，混频器的性能指标影响着整个射频前端的性能指标，因此提高混频器的性能具有重要的意义。射频接收器上存在的微弱信号首先由低噪声放大器放大，然后传送到混频器。所以在混频器的设计中，需要对转换增益、噪声、线性度、隔离度等性能指标进行综合考虑，对混频器的性能参数进行折中。传统的吉尔伯特混频器电路只能提供一定的转换增益、噪声和线性度，因此，高性能的混频器电路成为当前的研究热点。技术实现要素：为了解决上述技术问题，本发明的目的是为了提供一种高增益的混频器电路。本发明采用的技术方案如下：一种混频器，包括依次电连接的跨导级电路、开关级电路和负载级电路。跨导级电路，其用于接入射频电压信号，将射频电压信号转化为射频电流信号；开关级电路，其用于接入本振信号和射频电流信号，利用本振信号控制开关级晶体管轮流导通，输出中频电流信号；负载级电路，其用于将中频电流信号转换成电压信号进行输出。跨导级电路包括晶体管m1、晶体管m2、晶体管m3、晶体管m4、电感l1、电感l2、电感l3；晶体管m1的栅极与射频电压信号的正极端rf+连接，晶体管m1的漏极与晶体管m2的漏极连接，晶体管m1的源级与电感l2的一端连接，电感l2的另一端接地；晶体管m2的栅极与晶体管m1的栅极连接，晶体管m2的源级接地。晶体管m4的栅极与射频电压信号的负极端rf-连接，晶体管m4的漏极与晶体管m3的漏极连接，晶体管m4的源级与电感l3的一端连接，电感l3的另一端接地；晶体管m3的栅极与晶体管m4的栅极连接，晶体管m3的源级接地；电感l1的一端与晶体管m1的漏极连接，另一端与晶体管m4的漏极连接。开关级电路包括晶体管m5、晶体管m6、晶体管m7、晶体管m8，晶体管m5的栅极与本振信号的正极端lo+连接，晶体管m5的源级与所述晶体管m1的漏极连接，晶体管m5的漏极与所述负载级电路连接；晶体管m6的栅极与本振信号的负极端lo-连接，晶体管m6的源级与晶体管m5的源极连接，晶体管m6的漏极与晶体管m8的漏极连接；晶体管m7的栅极与本振信号的负极端lo-连接，晶体管m7的源级与所述晶体管m4的漏极连接，晶体管m7的漏极与所述晶体管m5的漏极连接；晶体管m8的栅极与本振信号的负极端lo+连接，晶体管m8的源级与所述晶体管m4的漏极连接，晶体管m8的漏极与所述负载级电路连接。负载级电路包括电阻r1、电阻r2、晶体管m9和晶体管m10；晶体管m9的栅极与晶体管m10的栅极连接，电阻r1的一端与晶体管m9的栅极连接，另一端与晶体管m9的源级连接，晶体管m9的源级与晶体管m5的漏极连接，晶体管m9的漏极接电源电压；电阻r2的一端与晶体管m10的栅极连接，另一端与晶体管m10的源级连接，晶体管m10的源级与晶体管m8的漏极连接，晶体管m10的漏极接电源电压。晶体管m1、m2、m3、m4、m5、m6、m7、m8、m9、m10均为nmos晶体管。本发明的有益效果是：在本发明的混频器电路中，跨导级电路采用了晶体管叠加结构，使得跨导级晶体管一个工作在饱和区，另一个工作在亚阈值区，此时两个晶体管的第三阶跨导系数可以相互消除，从而改善了电路的转换增益和线性度；跨导级还采用了源简并电感结构，进一步提高了电路的转换增益和线性度。开关级电路接入了本振信号，采用晶体管在本振大信号的控制下轮流导通，对电流进行切换调制，来实现频率的转换。负载级电路采用有源负载，可以使得混频器电路的转换增益和线性度得到改善，而且还能避免转换增益在高本振功率下降低。本发明的混频器电路中，转换增益较高。附图说明图1为本发明混频器的电路原理图；图2为本发明混频器的转换增益随本振功率变化的仿真图；图3为本发明混频器的转换增益随输出频率变化的仿真图；图4为本发明混频器的噪声系数仿真结果图；图5为本发明混频器的线性度仿真结果图。具体实施方式以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。如图1所示，混频器电路包括依次电连接的跨导级电路、开关级电路和负载级电路，跨导级电路采用晶体管叠加结构和源简并电感结构，用于接入射频电压信号，并将射频电压信号转化为射频电流信号，且对射频电流信号进行反复使用；开关级电路用于接入本振信号和射频电流信号，利用本振信号控制开关级晶体管轮流导通；负载级电路用于将中频电流信号转换成电压信号进行输出。具体的：跨导级电路包括晶体管m1、晶体管m2、晶体管m3、晶体管m4、电感l1、电感l2、电感l3；晶体管m1的栅极与射频电压信号的正极端rf+连接，晶体管m1的漏极与晶体管m2的漏极连接，晶体管m1的源级与电感l2的一端连接，电感l2的另一端接地；晶体管m2的栅极与晶体管m1的栅极连接，晶体管m2的源级接地。晶体管m4的栅极与射频电压信号的负极端rf-连接，晶体管m4的漏极与晶体管m3的漏极连接，晶体管m4的源级与电感l3的一端连接，电感l3的另一端接地；晶体管m3的栅极与晶体管m4的栅极连接，晶体管m3的源级接地；电感l1的一端与晶体管m1的漏极连接，另一端与晶体管m4的漏极连接。如图1所示，跨导级使用派生叠加技术结构，通过设置不同的偏置电压将晶体管m1、m4工作在饱和区，m2、m3工作在亚阈值区，可以使得第三阶跨导系数相互消除，提高电路的转换增益和线性度。mos管m1的电流为：mos管m2的电流可以表示为：上式中，i0表示特征电流。混频器跨导级的总电流为：从上式可以发现，通过设置不同的直流偏置电压使得跨导级晶体管在不同的区域工作，可以使两个晶体管的第三阶跨导系数互为相反数，此时两个mos管的第三阶跨导系数相互抵消，电路的转换增益和线性度得到改善。跨导级采用了电感l2、l3用于输入阻抗匹配，还使得电路的线性度得到改善。具体的：开关级电路包括晶体管m5、晶体管m6、晶体管m7、晶体管m8，晶体管m5的栅极与本振信号的正极端lo+连接，晶体管m5的源级与所述晶体管m1的漏极连接，晶体管m5的漏极与负载级电路连接；晶体管m6的栅极与本振信号的负极端lo-连接，晶体管m6的源级与晶体管m5的源极连接，晶体管m6的漏极与晶体管m8的漏极连接；晶体管m7的栅极与本振信号的负极端lo-连接，晶体管m7的源级与所述晶体管m4的漏极连接，晶体管m7的漏极与晶体管m5的漏极连接；晶体管m8的栅极与本振信号的负极端lo+连接，晶体管m8的源级与晶体管m4的漏极连接，晶体管m8的漏极与所述负载级电路连接。开关级接入本振信号，采用晶体管在本振大信号的控制下轮流导通，当lo+导通时，晶体管m5和晶体管m8导通，晶体管m6和晶体管m7截止；当lo-导通时，晶体管m6和晶体管m7导通，晶体管m5和晶体管m8截止，以此来对电流进行切换调制，实现频率的转换。具体的：负载级电路包括电阻r1、电阻r2、晶体管m9和晶体管m10；晶体管m9的栅极与晶体管m10的栅极连接，电阻r1的一端与晶体管m9的栅极连接，另一端与晶体管m9的源级连接，晶体管m9的源级与晶体管m5的漏极连接，晶体管m9的漏极接电源电压；电阻r2的一端与晶体管m10的栅极连接，另一端与晶体管m10的源级连接，晶体管m10的源级与晶体管m8的漏极连接，晶体管m10的漏极接电源电压。晶体管m1、m2、m3、m4、m5、m6、m7、m8、m9、m10均为nmos晶体管。本电路的负载级采用有源负载，由于电路存在寄生电容，所以晶体管的尺寸不能太大，否则电路的功耗也会增大。因此，需要适当选择晶体管的尺寸，综合考虑电路的性能参数。有源负载可以提高混频器电路的转换增益和线性度，而且在高本振功率时，还能避免转换增益降低。如图2所示为本发明的混频器电路的转换增益随本振功率变化的仿真图，从图中可以看出，该混频器的转换增益可以达到23.75db。如图3所示为本发明的混频器电路的转换增益随输出频率变化的仿真图，从图中可以看出，该混频器的转换增益为23.9db。如图4所示为本发明的混频器电路的噪声系数的仿真图，从图中可以看出，该混频器的噪声系数为11.92db。如图5所示为本发明的混频器电路的线性度的仿真图，从图中可以看出，该混频器的线性度为7.2dbm。综上所述，本发明混频器电路的跨导级采用了晶体管叠加结构，使得跨导级晶体管一个工作在饱和区，另一个工作在亚阈值区，此时两个晶体管的第三阶跨导系数可以相互消除，从而改善了电路的转换增益和线性度；跨导级还采用了源简并电感结构，进一步提高了电路的转换增益和线性度。本发明采用tsmc0.18umcmos工艺参数，在cadencespectre中对电路就行仿真，电路的尺寸参数如表1所示。表1电路的尺寸参数器件参数器件参数器件参数m1、m4225u/0.18um7、m840u/0.18ul2、l31.5nm2、m3225u/0.18um9、m1080u/0.18ur1、r21km5、m640u/0.4ul11n本发明的混频器与其他发表的混频器性能进行比较，如表2所示。表2本发明的混频器与其他电路的性能对比[1]miyamotor,galalaia,kanayah.developmentofuhfto2.4ghzand5.2ghzdualbandup-conversioncmosmixer[c]//electronicspackagingtechnologyconference.ieee,2017:199-202.[2]chiouhk,linkc,chenwh,etal.a1-v5-ghzself-biasfolded-switchmixerin90-nmcmosforwlanreceiver[j].ieeetransactionsoncircuits&systemsiregularpapers,2012,59(6):1215-1227.[3]jalilih,fotowat-ahmadya,jenabim.a1-mwcurrentreusequadraturerffront-endforgpsl1bandin0.18μmcmos[c]//ieeeinternationalconferenceonelectronics,circuitsandsystems.ieee,2012:157-160.以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12