射频开关电路的制作方法

本申请要求于2017年11月7日提交的临时专利申请序列号62/582,704的权益，所述申请的公开内容特此以引用的方式整体并入本文。

本申请涉及：于__________提交的且名称为radiofrequencyswitchsystem的美国专利申请序列号__________，其要求于2017年11月7日提交的临时专利申请号62/582,704的权益；于________提交的且名称为radiofrequencyswitchbranchcircuitry的美国专利申请序列号__________，其要求于2017年11月7日提交的临时专利申请号62/582,714的权益；以及于__________提交的且名称为reconfigurablepatchantennaandphasedarray的美国专利申请序列号_________，其要求于2017年11月8日提交的临时专利申请序列号62/583,195的权益，所述专利申请的公开内容特此以引用的方式整体并入本文。

发明领域

本公开涉及用于无线通信的射频开关电路，并且特别涉及需要最少数量的终端并在射频开关电路的开关支路处于关断状态时在信号端口之间需要高度隔离的射频开关电路。

背景技术：

射频开关电路广泛用于许多应用，诸如前端模块和天线调谐网络中。随着蜂窝无线网络的容量因消费者需求而增加，连同新的无线标准一起引入了新的频带。第五代(5g)无线网络具有用于包括28ghz、38ghz和66ghz无线电频率的毫米波长频带内的无线操作的新标准。具有耦合在信号端口之间的开关支路的射频开关电路必须在开关支路处于关断状态时通过高阻抗，并且在开关支路处于接通状态时通过低阻抗来在信号端口之间提供高度隔离。新的5g无线射频呈现了一项新的挑战，即在关断状态下维持最大隔离并在接通状态下维持最低插入损耗的同时提供高接通状态/关断状态阻抗比。因此，需要一种新的射频开关电路，所述新的射频开关电路在关断状态下维持与开关支路的最大隔离并在接通状态下维持开关支路中的最低插入损耗的同时为开关支路提供高关断状态/接通状态阻抗比。

技术实现要素：

公开了射频开关电路，所述射频开关电路具有第一端口终端和第二端口终端；开关支路，所述开关支路具有第一支路终端和第二支路终端，以及支路控制终端，其中开关支路被配置成响应于与rf信号耦合并在第一端口终端处被接收的控制信号，在接通状态下在第一支路终端与第二支路终端之间传递rf信号，并且在关断状态下阻止rf信号在第一支路终端与第二支路终端之间传递。控制信号解耦电路具有控制信号输入终端，所述控制信号输入终端耦合到第一端口终端以接收耦合到rf信号的控制信号；以及控制信号输出终端，所述控制信号输出终端耦合到支路控制终端，其中控制信号解耦电路被配置成将控制信号从rf信号解耦并且将控制信号提供到支路控制终端。

本领域技术人员在结合附图阅读以下优选实施方案的详细描述之后，将了解本公开的范围并且认识到本公开的其他方面。

附图说明

结合在本说明书中且形成其一部分的附图示出了本公开的若干方面，并且连同描述一起用于解释本公开的原理。

图1a是包括电阻器网络的现有技术开关支路10的原理图。

图1b是被配置用来切换射频信号的图1a的现有技术开关支路的简化原理图。

图1c是简化的现有技术开关支路的原理图，其展示了现有技术开关支路在处于接通状态时的接通状态电阻。

图1d是简化的现有技术开关支路的原理图，其展示了现有技术开关支路在处于关断状态时的关断状态电容。

图2a是现有技术开关支路的归一化的接通状态电阻对毫米波频的曲线图。

图2b是现有技术开关支路的归一化的关断状态电容对毫米波频的曲线图。

图2c是为现有技术开关支路的接通状态电阻与关断状态电容的乘积的品质因数对毫米波频的曲线图。

图3a是现有技术开关支路的表示为在第一端口终端与第二端口终端之间的接通状态电阻的接通状态模拟电路的原理图。

图3b是现有技术开关支路的表示为在第一端口终端与第二端口终端之间的关断状态电容的关断状态模拟电路的原理图。

图3c是根据图3a的接通状态模拟电路和图3b的关断状态模拟电路的模拟进行绘制的功率增益、插入损耗和隔离的曲线图。

图4是射频开关电路的一个实施方案的原理图，所述射频开关电路根据本公开为开关支路提供高关断状态/接通状态阻抗比。

图5a是具有和不具有隔离电感器的射频开关电路的插入损耗的曲线图。

图5b是通过与开关支路并联地设置隔离电感器提供的隔离和由开关支路单独提供的隔离的曲线图。

图5c是图4的射频开关电路的接通状态阻抗的实部和虚部的曲线图。

图5d是图4的射频开关电路的关断状态阻抗的实部和虚部的曲线图。

图6是射频开关电路的另一个实施方案的原理图，所述射频开关电路包括用于与第一端口电感器和第二端口电感器谐振的第一串联电容器和第二串联电容器。

图7是在第一串联电容器和第二串联电容器添加到射频开关电路的情况下的接通状态阻抗的实部和虚部的曲线图。

图8是图6的射频开关电路的三维结构图。

图9是射频开关电路的一个示例性实施方案的原理图，所述射频开关电路添加了被配置成将静电放电(esd)能量从esd敏感的部件分流出去的第一esd分流支路和第二esd分流支路。

图10是射频开关电路的一个示例性实施方案的原理图，其中开关支路是微机电系统(mems)开关装置。

图11a是射频开关电路的500×500μm²版本的集成电路裸片布局的平面图。

图11b是射频开关电路的752×500μm²版本的集成电路裸片布局的平面图。

图11c是射频开关电路的752×752μm²版本的集成电路裸片布局的平面图。

图12是具有可以被视为是双端开关裸片的配置的射频电路的另一个示例性实施方案的原理图。

图13是具有可以被视为是四端开关裸片的配置的射频开关电路的配置的示例性实施方案。

图14是具有可以被视为是三端开关裸片的配置的射频开关电路的配置的示例性实施方案。

图15是集成了多个开关电路的单刀双掷(spdt)开关裸片的原理图。

图16是示例性射频开关系统的原理图，所述示例性射频开关系统包括具有含通过4×spdt开关裸片耦合的四个天线的分组的贴片式相控阵列。

图17是另一个示例性射频开关系统的原理图，所述示例性射频开关系统包括具有通过spdt开关裸片耦合到功率放大器的个别天线的贴片式相控阵列。

图18是另一个示例性射频开关系统的原理图，其示出了根据本公开的具有多个开关的射频系统通过单一控制输出端实现的一般可重新配置性。

具体实施方式

下文陈述的实施方案代表使得本领域技术人员能够实践所述实施方案的必要信息，并且说明实践所述实施方案的最佳模式。在根据附图来阅读以下描述之后，本领域技术人员将理解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用处在本公开和随附权利要求的范围内。

将理解，虽然术语第一、第二等在本文中可以用于描述各种元件，但是这些元件应不受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开来。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用，术语“和/或”包括相关列出项目中一个或多个的任何和所有组合。

将理解，当诸如层、区域或衬底的元件被称为在另一元件“上”或延伸到另一元件“上”时，所述元件可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在插入元件。相比之下，当元件被称为“直接在”另一元件“上”或“直接”延伸到另一元件“上”时，不存在插入元件。同样，应理解，当诸如层、区域或衬底的元件被称为在另一元件“之上”或“在另一元件之上”延伸时，它可以直接在另一元件之上或直接在另一元件之上延伸，或者插入元件也可能存在。相比之下，当元件被称为“直接在另一元件“之上”或“直接在”另一元件“之上”延伸时，不存在插入元件。还将理解，当元件被称为“连接”或“联接”到另一个元件时，所述元件可以直接连接或联接到另一个元件或者可以存在插入元件。相比之下，当元件被称为“直接连接”或“直接联接”到另一个元件时，不存在插入元件。

相对性术语诸如“在...下方”或“在...上方”或“上部”或“下部”或“水平”或“垂直”在本文中可以用于描述如图所示的一个元件、层或区域与另一个元件、层或区域的关系。将理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所示的取向之外的不同取向。

本文中使用的术语仅用于描述特定实施方案的目的，而且并不意图限制本公开。如本文所使用，除非上下文另外明确指明，否则单数形式“一个”、“一种”和“所述”意图同样包括复数形式。将进一步理解，术语“包含(comprises)”、“包含(comprising)”、“包括(includes)”和/或“包括(including)”在本文中使用时明确说明存在所述特征、整体、步骤、操作、元件和/或部件，但是并不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合。

除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域之内的普通技术人员通常所理解的相同的含义。将进一步理解，本文使用的术语应解释为具有与它们在本说明书和相关领域的背景下的含义一致的含义，而不能以理想化或过度正式的意义进行解释，除非本文中已明确这样定义。例如，在本公开中，数字信号解码被定义为通过数字逻辑门使用数字处理来将数字信号解析为地址和命令。需要数字信号解码的数字信号的实例是通过通用输入/输出(gpio)总线递送的前导码、地址和命令。

图1a是包括电阻器网络的现有技术开关支路10的原理图。特别地，现有技术开关支路10由串联地耦合的场效应晶体管m1至mn的堆叠层构成。源极-漏极电阻器网络由源极-漏极电阻器rsd构成，源极-漏极电阻器rsd中的每一个越过场效应晶体管m1至mn中的每一个从源极耦合到漏极。栅极电阻器网络由栅极电阻器rg构成，所述栅极电阻器rg耦合在场效应晶体管m1至mn的邻近的场效应晶体管的栅极之间。体电阻器网络由体电阻器rb构成，所述体电阻器rb耦合到场效应晶体管m1至mn的体终端。

栅极终端g1通过公共栅极电阻器rgc耦合到栅极电阻器网络，并且体终端b1通过公共体电阻器rbc耦合到体电阻器网络，所述栅极终端g1和所述体终端b1中的每一个接收偏压以控制接通状态，所述接通状态用于在第一端口终端p1与第二端口终端p2之间传递射频信号；以及关断状态，所述关断状态阻止射频信号在第一端口终端p1与第二端口终端p2之间传递。下表1针对分别施加到栅极终端g1和体终端b1的栅极偏压vg和体偏压vb列出了一些典型的偏置值(以伏特计)。在接通状态下，源极、漏极和体偏压被设定为0伏特，并且栅极被偏置为2.5伏特。在关断状态下，源极和漏极被偏置为0伏特，但是本体和栅极都被设定为-2.5伏特，例如强关断。本体有时被称为“主体”。

表1

图1b是简化的现有技术开关支路10的原理图，所述开关支路10被配置成在第一端口终端p1与第二端口终端p2之间切换射频信号。现有技术开关支路10由在第一端口终端p1与第二端口终端p2之间按漏极-源极串联地耦合的场效应晶体管m1至mn的堆叠层构成，其中n是有限的整数计数。现有技术开关支路10具有接通状态，其中场效应晶体管m1至mn具有允许射频信号在第一端口终端p1与第二端口终端p2之间传递的导通沟道。如图1c所示，简化的现有技术开关支路10具有接通状态电阻r接通，它是等于接通状态下场效应晶体管m1至mn中的每一个的漏极-源极电阻之和的总电阻。应理解，接通状态寄生电容和接通状态寄生电感与现有技术开关支路10相关联。然而，接通状态寄生电容和接通状态寄生电感相对较小，并且未在图1c中示出。

图1d是简化的现有技术开关支路10的原理图，其展示了在现有技术开关支路10处于关断状态时现有技术开关支路10的关断状态电容c关断。应理解，其他关断状态寄生电容和关断状态寄生电感与现有技术开关支路10相关联。然而，这些其他关断状态寄生电容和关断状态寄生电感相对较小，并且未在图1d中示出。在关断状态下，场效应晶体管m1至mn的沟道是不导通的并且防止射频信号在第一端口终端p1与第二端口终端p2之间传递。然而，在现有技术开关支路10处于关断状态时，场效应晶体管m1至mn中的每一个都对关断状态电容c关断做出了贡献。随着施加到现有技术开关支路10的射频信号的频率增加到毫米波长频率，现有技术开关支路10的关断状态容抗z关断＝1/(jωc关断)减小到某个值，其中第一端口终端p1未能有效地与第二端口终端p2隔离。因此，即使在现有技术开关支路10处于关断状态时，射频信号也会不合需要地在第一端口终端p1与第二端口终端p2之间传递。现有技术试图解决关于毫米波长区域中的射频信号的这种缺乏有效隔离的问题的尝试是不成功的。

图2a和图2b连同图2c一起示出了当射频信号的切换处在毫米波长区域中时，先前提及的现有技术开关支路10的缺乏有效隔离的问题的程度。特别地，图2a是现有技术开关支路10的归一化的接通状态电阻r接通对毫米波频的曲线图。图2b是现有技术开关支路10的归一化的关断状态电容c关断对毫米波频的曲线图。在这个实例中，现有技术开关支路10使用110nm绝缘体上硅制作工艺来构造。这种110nm版本的现有技术开关支路10的测量数据在40ghz与50ghz之间产生了平均值为0.45ohm-mm的接通状态电阻r接通以及平均为400毫微微法拉(ff)/毫米的关断状态电容c关断。因此，对于限制为0.5db的插入损耗，现有技术开关支路10应具有不大于4.5ohm的接通状态电阻r接通。因此，现有技术开关支路10的栅极宽度应为(0.45ohm-mm)/(4.5ohm)，即0.1mm。对应地，关断状态电容c关断为(400ff/mm)·(0.1mm)，即40ff。图2c是为现有技术开关支路10的接通状态电阻和关断状态电容的乘积的品质因数(fom)对毫米波频的曲线图。应理解，现有技术开关支路10的这个实例适用于单叠层开关支路。但是，可以对单叠层开关支路的测量数据进行缩放以应用于任何有限数量的堆叠层。例如，具有0.4mm器件尺寸的四叠层开关支路也将导致4.5ω的接通状态电阻和40ff的关断状态电容。

图3a是现有技术开关支路10的表示为在第一端口终端p1与第二端口终端p2之间为4.5ω的接通状态电阻r接通的接通状态模拟电路的原理图。50ω源阻抗zs耦合在第一节点n1处的第一端口终端p1与接地端之间，并且50ω负载阻抗zl耦合在第二节点n2处的第二端口终端p2与接地端之间。图3b是现有技术开关支路10的表示为在第一端口终端p1与第二端口终端p2之间为40ff的关断状态电容c关断的关断状态模拟电路的原理图。50ω源阻抗zs耦合在第三节点n3处的第一端口终端p1与接地端之间，并且50ω负载阻抗zl耦合在第四节点n4处的第二端口终端p2与接地端之间。图2a的模拟电路用于确定与第一节点n1和第二节点n2相关联的散射参数s21和s11。图2b的模拟电路用于确定与第三节点n3和第四节点n4相关联的散射参数s43。

图3c是以点划线展示的功率增益、以虚线展示的插入损耗和以实线展示的隔离的曲线图，它们全部都根据图3a的接通状态模拟电路和图3b的关断状态模拟电路的模拟进行绘制。在射频信号的模拟频率为38.5ghz所在的标记mk1处，隔离是不可接受的3db。尽管是0.1mm的窄的栅极宽度，但有这种低隔离值的主要原因是由于对于38.5ghz处为40ff的关断状态电容c关断存在相对非常低的为-j103ω的容抗。此外，在38.5ghz的模拟频率处，关断状态/接通状态阻抗比接近17。对于诸如天线调谐的某些应用，为17的关断状态/接通状态阻抗比通常是不切实际地低的，以至于无法满足第五代(5g)性能规范。因此，需要具有合乎实际的关断状态/接通状态阻抗比以满足诸如5g标准的新无线标准的需求的射频开关电路。

图4是射频开关电路12的一个实施方案的原理图，所述射频开关电路12根据本公开为开关支路14提供高关断状态/接通状态阻抗比，同时在关断状态下维持与开关支路14的最大隔离并且在接通状态下维持开关支路14中的最低插入损耗。开关支路14具有耦合到第一信号端口p1的第一支路终端t1和耦合到第二信号端口p2的第二支路终端t2。发射器15具有耦合到第一信号端口p1的发射终端tx1，其中发射器15被配置成发射具有不同于第二频率的第一频率的第一射频信号。在至少一些实施方案中，第一频率和第二频率处于从26ghz延伸到66ghz的频率范围内。

此外，在这个示例性实施方案中，开关支路14仍然由在第一支路终端t1与第二支路终端t2之间按漏极-源极串联地耦合的场效应晶体管m1至mn的堆叠层构成，其中n是有限的整数计数。应理解，开关支路14可以是基于绝缘体上硅技术和高电子迁移率技术。

开关支路14具有接通状态和关断状态两者，以响应于施加到栅极终端g1的栅极偏压vg和施加到体终端b1的体偏压vb而控制射频信号在第一信号端口p1与第二信号端口p2之间的传递。在这个示例性实施方案中，场效应晶体管m1至mn中的每一个具有耦合到栅极终端g1的栅极。在这个示例性实施方案中，每当栅极偏压是施加到栅极终端g1的正电压(例如，+2.5v)并且体偏压vb是施加到体终端b1的零电压时，场效应晶体管m1至mn的沟道变得导通，从而将开关支路14置于接通状态。当栅极偏压是施加到栅极终端g1的负电压(例如，-2.5v)并且体偏压是施加到体终端b1的负电压(例如，-2.5v)时，场效应晶体管m1至mn的沟道变得不导通，从而将开关支路14置于关断状态。

射频开关电路12还包括隔离电感器16，所述隔离电感器16耦合在第一支路终端t1与第二支路终端t2之间，使得隔离电感器16与开关支路14并联。隔离电感器16具有给定电感，所述给定电感与处于关断状态的开关支路14在给定频率下的总关断状态电容一起提供谐振，所述给定频率是在第一频率与第二频率之间。被示出为耦合在第一端口终端p1与第一支路终端t1之间的第一端口电感器18表示在第一信号端口p1与开关支路14之间的与第一信号端口p1的第一接合元件相关联的电感。第一接合元件通常是接合线或焊料凸点。被示出为耦合在第二端口终端p2与第二支路终端t2之间的第二端口电感器20表示在第二信号端口p2与开关支路14之间的与第二信号端口p2的第二接合元件相关联的电感。类似于第一接合元件，第二接合元件通常是接合线或焊料凸点。

图5a是具有和不具有隔离电感器16的射频开关电路12的插入损耗的曲线图。在不具有隔离电感器16的情况下的插入损耗用虚线展示，并且在隔离电感器16与开关支路并联地耦合的情况下的插入损耗用实线展示。应注意到，由于隔离电感器的添加，插入损耗没有出现实际的增加。特别地，并联地耦合在第一信号端口p1与第二信号端口p2之间的隔离电感器16和开关支路14的插入损耗不超过0.5db的5％以内。

图5b是通过与开关支路14并联地设置隔离电感器16提供的隔离和由开关支路14单独提供的隔离的曲线图。在不存在隔离电感器16的情况下由开关支路14单独提供的隔离以虚线展示，并且由与开关支路14并联地耦合的隔离电感器16提供的隔离以实线展示。在标记mk1处由开关支路14单独在27.5ghz的信号频率处提供的在第一端口终端p1与第二端口终端p2之间的隔离不超过5db，并且在标记mk2处，在40ghz的信号频率处，隔离减小到2.5db。在大多数开关应用中，第一端口终端p1与第二端口终端p2之间的如此低程度的隔离将是不可接受的。相比之下，当开关支路14处于关断状态时，隔离电感器16在12ghz的信号带宽上在27.5ghz与40ghz之间的频率范围内在第一端口终端p1与第二端口终端p2之间提供至少10db的隔离。此外，当开关支路14处于关断状态时，隔离电感器16在4ghz的信号带宽上在27.5ghz与40ghz之间的频率范围内在第一端口终端p1与第二端口终端p2之间提供至少20db的隔离。还应注意到，当开关支路14处于关断状态时，隔离电感器16在1.5ghz的信号带宽上在27.5ghz与40ghz之间的频率范围内在第一端口终端p1与第二端口终端p2之间提供至少30db的隔离。事实上，对于33.8ghz的信号频率，第一端口终端p1与第二端口终端p2之间的隔离高达50db。

图5c是图4的射频开关电路12的接通状态阻抗z接通的实部和虚部的曲线图。图5d是图4的射频开关电路12的关断状态阻抗z关断的实部和虚部的曲线图。就像可以从图5c和图5d的曲线图中确定的那样，最小关断状态/接通状态阻抗比(|z关断|/|z接通|)为35，这超过了图1的现有技术开关支路10的为17的最大关断状态/接通状态阻抗比(|z关断|/|z接通|)两倍。特别地，对于在26ghz与40ghz之间的信号频率而言，第一信号端口p1与第二信号端口p2之间的关断状态阻抗同第一信号端口p1与第二信号端口p2之间的接通状态阻抗的比率为至少35。

图6是射频开关电路12的另一个实施方案的原理图，所述射频开关电路12包括用于与第一端口电感器18和第二端口电感器20谐振的第一串联电容器22和第二串联电容器24。第一串联电容器22与第一端口电感器18和第一支路终端t1串联地耦合。第二串联电容器24与第二端口电感器20和第二支路终端t2串联地耦合。第一串联电容器22和第二串联电容器24各自都用1.48pf的电容进行模拟。因此，接通状态阻抗z接通的电抗部分如图7所示可以零为中心，图7是在第一串联电容器22和第二串联电容器24添加到射频开关电路12的情况下的接通状态阻抗z接通的实部和虚部的曲线图。第一串联电容器22和第二串联电容器24分别与第一端口电感器18和第二端口电感器20谐振，以将关断状态/接通状态阻抗比增加到超过图4的实施方案至少30％。特别地，对于在26ghz与40ghz之间的信号频率而言，第一信号端口p1与第二信号端口p2之间的关断状态阻抗同第一信号端口p1与第二信号端口p2之间的接通状态阻抗的比率为至少45。此外，在示例性实施方案中，在33.8ghz的信号频率附近，关断状态/接通状态阻抗比为约46。

图8是集成在集成电路裸片26内的图6的射频开关电路12的三维结构图。在这个示例性实施方案中，隔离电感器16被展示为由金属迹线制成的单环电感器，所述单环电感器可以是在集成电路裸片26的第三金属层内。在这个三维结构图中，第一端口电感器18、第二端口电感器20、第一串联电容器22和第二串联电容器24都象征性地以虚线展示。在这个示例性实施方案中，第一端口电感器18是将第一支路终端t1耦合到第一端口终端p1的第一焊料凸点28，并且第二端口电感器20是将第二支路终端t2耦合到第二端口终端p2的第二焊料凸点30。

第一串联电容器22和第二串联电容器24可以呈现静电放电(esd)薄弱点，所述薄弱点可能会在esd事件期间对射频开关电路12造成不可修复的损坏。如图9所示，射频开关电路12的另一个示例性实施方案增加了被配置成将esd能量从第一串联电容器22和第二串联电容器24分流出去的第一esd分流支路32和第二esd分流支路34。第一esd分流支路32由第二堆晶体管q1至qn构成，其中n是有限的整数计数。第二esd分流支路34由第三堆晶体管q1'至qn'构成。在操作中，第一esd分流支路32的第一堆晶体管q1至qn和第二esd分流支路34的第二堆晶体管q1'至qn'处于其关断状态，并且不会给开关支路14带来负担，因为实际上所有射频(rf)信号的电流都由第一串联电容器22和第二串联电容器24传递。然而，在esd事件期间，第一esd分流支路32和第二esd分流支路34提供足够的漏电流通路，以供esd电流绕过esd敏感的第一串联电容器22和第二串联电容器24分流。

图10是射频开关电路12的示例性实施方案的原理图，其中开关支路14是具有寄生源极-漏极电容的微机电系统(mems)开关装置36，所述寄生源极-漏极电容在mems开关装置36处于关断状态时与隔离电感器16谐振以改善隔离。mems开关装置36具有锚点38，所述锚点38具有附接的悬臂40。与悬臂40相对地定位的致动器板42耦合到栅极控制终端gt1。在操作期间，施加到栅极控制终端gt1的接通状态控制信号激励致动器板42。响应于受到激励的致动器板，悬臂40被静电地拉向致动器板42，这导致电触头44的闭合。一旦电触头44被闭合，就会形成第一端口终端p1与第二端口终端p2之间的射频信号通路。相比之下，当关断状态控制信号对致动器板42去激励时，悬臂40远离致动器板42弹出去并且电触头44断开。在由发射器15发射的射频信号的给定频率下，隔离电感器16与第一支路终端t1与第二支路终端t2之间的mems开关装置36的寄生电容谐振，以改善第一端口终端p1与第二端口终端p2之间的隔离。

图11a是射频开关电路12的500×500μm²版本的集成电路裸片布局的平面图。图11b是射频开关电路12的752×500μm²版本的集成电路裸片布局的平面图。图11c是射频开关电路12的752×752μm²版本的集成电路裸片布局的平面图。每个版本的集成电路裸片布局都包括esd二极管和用于对控制信号进行滤波的低通滤波器。esd二极管和低通滤波器耦合在控制电压输入终端vctrl与接地电压终端vgnd之间。控制电压输入终端vctrl接收控制信号，所述控制信号使开关支路14在关断状态与接通状态之间转换，反之亦然。

图12是射频开关电路12的另一个示例性实施方案的原理图。这个特定实施方案接收与rf信号耦合的控制信号，所述rf信号响应于控制信号而在第一端口终端p1与第二端口终端p2之间切换。rf前端46包括开关控制器48，所述开关控制器48通过开关控制终端swc1输出控制信号。rf前端46还包括正电压发生器50和负电压发生器52，这两者都与开关控制器48进行通信。rf前端46通常与基带处理器(未示出)进行通信，所述基带处理器向开关控制器48发送命令以为开关支路14选择适当的接通状态或关断状态。

在图12的示例性实施方案中，正电压发生器50生成正电压电平，所述正电压电平由开关控制器48选择并通过开关控制终端swc1提供来使开关支路14转换到接通状态。相比之下，负电压发生器52生成负电压电平，所述负电压电平由开关控制器48选择并通过开关控制终端swc1提供来使开关支路14转换到关断状态。耦合在发射器15的发射终端tx1、开关控制终端swc1和第一端口终端p1之间的偏置器54将rf信号与控制信号进行组合。偏置器54将控制信号与rf信号耦合来向第一端口终端p1提供复合信号。

控制信号解耦电路56具有控制信号输入终端csi1，所述控制信号输入终端csi1耦合到第一端口终端p1以接收复合信号；以及控制信号输出终端cso1，其中控制信号解耦电路56被配置成将控制信号从rf信号解耦。此外，隔直流电容器cblk1耦合在控制信号输入终端csi1与第一支路终端t1之间，以阻止控制信号通过第一支路终端t1进入开关支路14。

在这个特定实施方案中，控制信号解耦电路56包括控制信号调节电路58，所述控制信号调节电路58被配置成将rf信号从控制信号滤除。控制信号调节电路58耦合在控制电压输入终端vctrl与接地电压终端vgnd之间。在这个示例性实施方案中，第一低通滤波器由以下各项构成：第一滤波电阻器rfil1，所述第一滤波电阻器rfil1耦合在控制电压输入终端vctrl与控制信号输出终端cso1之间；以及第一滤波电容器cf1，所述第一滤波电容器cf1耦合在控制电压输入终端vctrl与接地电压终端vgnd之间。第二低通滤波器由以下各项构成：第二滤波电阻器rfil2，所述第二滤波电阻器rfil2耦合在第一滤波电阻器rfil1与控制信号输出终端cso1之间；以及第二滤波电容器cf2，所述第二滤波电容器cf2耦合在接地电压终端vgnd与由第一滤波电阻器rfil1和第二滤波电阻器rfil2共享的节点之间。

耦合在控制电压输入终端vctrl与接地电压终端vgnd之间的静电放电(esd)分流二极管60被配置成将esd事件的能量从开关支路14分流出去。在图12的示例性配置中，esd分流二极管60以两个反并联支路布置，所述两个反并联支路各自包括串联地耦合的esd分流二极管中的三个。

控制信号解耦电路56中还包括的是第一rf衰减支路62，所述第一rf衰减支路62耦合在控制电压输入终端vctrl与控制信号输入终端csi1之间，以呈现在包括控制信号调节电路58的第一路径内对rf信号的阻抗。第一rf衰减支路62可以包括耦合在控制电压输入终端vctrl与控制信号输入终端csi1之间的第一衰减电阻器ra1和/或第一衰减电感器la1。此外，第一衰减电容器ca1可以与第一衰减电感器la1并联地耦合来提供陷波滤波器，以使rf信号进一步衰减，而不会使控制信号明显衰减。

控制信号解耦电路56中还包括的是第二rf衰减支路64，所述第二rf衰减支路64耦合在接地电压终端vgnd与第二支路终端t2之间，以呈现在包括控制信号调节电路58的第二路径内对rf信号的阻抗。第二rf衰减支路64可以包括耦合在接地电压终端vgnd与第二支路终端t2之间的第二衰减电阻器ra2和/或第二衰减电感器la2。此外，第二衰减电容器ca2可以与第二衰减电感器la2并联地耦合来提供陷波滤波器，以使rf信号进一步衰减，以便防止rf信号施加到控制信号输出终端cso1。在一个示例性实施方案中，第一衰减电感器la1和第二衰减电感器la2各自具有2.84nh的电感值，以对频率为28ghz的rf信号提供500ω的阻抗。在一些实施方案中，第一rf衰减支路62和第二rf衰减支路64各自提供对rf信号的阻抗，所述对rf信号的阻抗至少比由于第一端口电感器18或第二端口电感器20中任一个而导致的对rf信号的阻抗高一个数量级。

偏置电路66耦合在控制信号输出终端cso1和栅极终端g1，以及(在这个示例性实施方案中)体终端b1之间。在这个特定实施方案中，偏置电路66使构成开关支路14的场效应晶体管m1至mn的堆叠层的本体和栅极两者偏置。响应于由开关控制器48提供的控制信号，栅极偏压vg被施加到栅极终端g1，并且体偏压vb被施加到体终端b1。

此外，这个实施方案还可以包括隔离电感器16，所述隔离电感器16具有给定电感，所述给定电感在rf信号的中心频率处与开关支路14的总关断状态电容一起提供谐振，所述rf信号处于从26ghz延伸到66ghz的频率范围内。

图12的射频开关电路12的示例性实施方案被集成到绝缘体上硅(soi)裸片中。在这种配置中，射频开关电路12可以被视为是双端开关裸片，因为除了可能的接地端之外，只有第一端口终端p1和第二端口终端p2处于裸片外部。

图13是具有可以被视为是四端开关裸片的配置的射频开关电路12的配置的示例性实施方案。在这个特定实施方案中，控制电压输入终端vctrl耦合到开关控制终端swc1，从而消除了对控制信号解耦电路56的第一rf衰减支路62和第二rf衰减支路64的需要。然而，这种缩减以相对于图12的示例性实施方案来说增加的引脚计数为代价。控制信号调节电路58保持对控制信号提供滤波，以减少无意中耦合到控制信号的可能的rf噪声。此外，耦合在控制电压输入终端vctrl与接地电压终端vgnd之间的esd分流二极管60保持配置成将esd事件的能量从开关支路14分流出去。更进一步，这个实施方案还可以包括隔离电感器16，所述隔离电感器16具有给定电感，所述给定电感在rf信号的中心频率处与开关支路的总关断状态电容一起提供谐振，所述rf信号处于从26ghz延伸到66ghz的频率范围内。图13的射频开关电路12的示例性实施方案也被集成到soi裸片中。本公开的射频开关电路12的任何实施方案的优点是不需要将数字信号解码电路集成到包含射频开关电路12的裸片上。因此，包含射频开关电路12的任何裸片在面积上至少比传统的射频开关电路小一个数量级，所述传统的射频开关电路包括解析前导码、地址和命令射频开关在其断开与闭合状态之间转换的操作的命令所需的数字信号解码电路。还应注意到，开关控制器48以及正电压发生器50和负电压发生器52并未与射频开关电路12集成在一起。因此，开关控制器48以及正电压发生器50和负电压发生器52处于射频开关电路12外部，并且不占据其上集成有射频开关电路12的soi裸片上的基板面。

图14是具有可以被视为是三端开关裸片的配置的射频开关电路12的配置的示例性实施方案。在这个示例性实施方案中，第二端口p2和接地电压终端vgnd耦合在一起来保护控制电压输入终端vctrl、接地电压终端vgnd以及第一端口终端p1和第二端口终端p2。在这个特定示例性实施方案中，rf衰减支路64用于将第二端口p2与接地电压终端vgnd耦合在一起。

图15是集成了多个射频开关电路12的单刀双掷(spdt)开关裸片68的原理图。spdt开关裸片68被展示为在典型应用中用作功率放大器pa1、天线ant1和低噪声放大器lna1的发射/接收(tx/rx)开关。多个射频开关电路12的第一射频开关电路12-1处于第一串联支路中，所述第一串联支路耦合在功率输出终端po1与天线ant1进行耦合所在的第一节点n1之间。多个射频开关电路12的第二射频开关电路12-2处于第一分流支路中，所述第一分流支路耦合在第二节点n2与诸如接地端gnd的固定电压终端之间。多个射频开关电路12的第三射频开关电路12-3处于第二串联支路中，所述第二串联支路耦合在第一节点n1与lna1的rx输入终端rin1之间。多个射频开关电路12的第四射频开关电路12-4处于第二分流支路中，所述第二分流支路耦合在第三节点n3与诸如接地端gnd的固定电压终端之间。

在这个示例性实施方案中，控制信号调节电路58为多个射频开关电路12中的每个射频开关电路12-1至12-4所共用。在这个特定实施方案中，信号调节电路被配置成接收由开关控制器48提供的发射控制信号vtx并且接收由所述开关控制器提供的接收控制信号vrx。发射控制信号vtx和接收控制信号vrx分别具有第一电压电平和第二电压电平，所述一电压电平和第二电压电平将多个射频开关电路12的每个射频开关电路12-1至12-4的开关支路14置于接通状态和关断状态，而不用对发射控制信号vtx或接收控制信号vrx中的任一个进行信号解码。在这个示例性实施方案中，第一电压电平由正电压发生器50生成，并且第二电压电平由负电压发生器52生成。与先前的实施方案一样，控制信号调节电路58提供控制信号滤波和esd保护。

在操作中，在将发射信号从功率放大器pa1路由到天线ant1的发射模式下，开关控制器48针对发射控制信号vtx输出正电压电平并且针对接收控制信号vrx输出负电压电平。因此，第一射频开关电路12-1的开关支路14和第四射频开关电路12-4的开关支路14转换至其接通状态，而第二射频开关电路12-2的开关支路14和第三射频开关电路12-3的开关支路14转换至其关断状态。在将接收信号从天线ant1路由到低噪声放大器lna1的接收模式下，开关控制器48针对接收控制信号vrx输出正电压电平并且针对发射控制信号vtx输出负电压电平。因此，第一射频开关电路12-1的开关支路14和第四射频开关电路12-4的开关支路14转换至其关断状态，而第二射频开关电路12-2的开关支路14和第三射频开关电路12-3的开关支路14转换至其接通状态。接通状态的典型的正电压电平为+2.5v，并且关断状态的典型的负电压电平为-2.5v.

不需要对发射控制信号vtx和接收控制信号vrx进行信号解码为spdt开关裸片68提供了以下优点：与包括例如用于gpio解码的电路的类似功能的开关裸片相比，需要至少小一个数量级的基板面。因此，射频开关电路12和诸如由射频开关电路12构成的spdt开关裸片的开关裸片变得有可能应用于电路基板面在其中至关重要的射频开关系统。

在此方面，图16是示例性射频开关系统70的原理图，所述示例性射频开关系统70包括具有含四个天线ant1、ant2、ant3和ant4的分组的贴片式相控阵列72。在每个分组内，天线ant1至ant4中的每一个通过多路开关裸片74选择性地耦合在对应的功率放大器pa1、pa2、pa3和pa4与对应的低噪声放大器lna1、lna2、lna3和lna4之间。多路开关裸片74集成了四个spdt开关，所述四个spdt开关各自具有图15的spdt开关裸片68的开关拓扑。

在射频开关系统70处于发射模式的操作中，开关控制器48针对发射控制信号vtx输出由正电压发生器50生成的正电压电平，并且针对接收控制信号vrx输出由负电压发生器52生成的负电压电平。因此，多路开关裸片74通过以下方式来响应：将功率放大器pa1-pa4的输出耦合到每个分组的天线ant1-ant4中的对应的天线，同时将低噪声放大器lna1-lna4的输入从每个分组的天线ant1-ant4中的对应的天线解耦。相比之下，在接收模式下，开关控制器48针对发射控制信号vtx输出由负电压发生器52生成的负电压电平，并且针对接收控制信号vrx输出由正电压发生器50生成的正电压电平。因此，多路开关裸片74通过以下方式来响应：将功率放大器pa1-pa4的输出从每个分组的天线ant1-ant4中的对应的天线解耦，同时将低噪声放大器lna1-lna4的输入耦合到每个分组的天线ant1-ant4中的对应的天线。

开关控制器48通常与基带处理器(未示出)进行通信，所述基带处理器向开关控制器48发送命令，以在给定通信频带和通信协议下根据所希望的操作来为射频开关系统70选择发射模式或接收模式。例如，射频开关系统70的操作顺序可以取决于无线技术的代，诸如2g、3g、4g和5g，以及诸如ku和k频带的特定操作频带。

还应理解，虽然示例性射频开关系统70被示出为配置用于同步操作，其中每个分组的所有天线ant1-ant4都处于发射模式或接收模式，但是射频开关系统70也可以被配置用于异步操作。例如，在异步操作中，天线ant1-ant4中的被选中的天线可以在第一频带内处于发射模式，而天线ant1-ant4中的其他天线可以同时在第二频带内处于接收模式。第一频带可以是高频带，并且第二频带可以是低频带，反之亦然。此外，与图16的贴片天线实例有关的射频开关系统70的优点是可实现天线ant1-ant4的半波长和四分之一波长间隔，因为不需要将信号解码电路集成到多路开关裸片74中。更进一步，开关控制器48、正电压发生器50和负电压发生器52处于贴片式相控阵列72外部。

图17是另一个示例性射频开关系统76的原理图，所述示例性射频开关系统76包括具有含四个天线ant1、ant2、ant3和ant4的两个分组的贴片式相控阵列78。在每个分组内，天线ant1至ant4中的每一个通过单路开关裸片80选择性地耦合在诸如pa1的对应的功率放大器与诸如lna1的对应的低噪声放大器之间。单路开关裸片80集成了一个spdt开关，所述spdt开关具有图15的spdt开关裸片68的开关拓扑。在这个特定示例性射频开关系统76中，单路开关裸片80中的一个专用于每个分组的天线ant1至ant4中的一个。

在射频开关系统76处于发射模式的操作中，开关控制器48针对发射控制信号vtx输出由正电压发生器50生成的正电压电平，并且针对接收控制信号vrx输出由负电压发生器52生成的负电压电平。因此，如图17的开头所示，单路开关裸片80通过以下方式来响应：将诸如pa1的功率放大器的对应的功率放大器的输出耦合到诸如ant1的天线中的对应的天线，同时将诸如lna1的低噪声放大器的输入从诸如ant1的天线中的对应的天线解耦。相比之下，在接收模式下，开关控制器48针对发射控制信号vtx输出由负电压发生器52生成的负电压电平，并且针对接收控制信号vrx输出由正电压发生器50生成的正电压电平。因此，单路开关裸片80通过以下方式来响应：将诸如pa1的功率放大器的输出从诸如ant1的天线中的对应的天线解耦，同时将诸如lna1的低噪声放大器的输入耦合到诸如ant1的天线中的对应的天线。

图18是另一个示例性射频开关系统82的原理图，其示出了具有多个开关的射频系统通过单一控制输出端实现的一般可重新配置性。示例性射频开关系统82包括具有十六个天线ant1至a16的贴片式相控阵列84，所述十六个天线ant1至a16各自通过多个射频开关电路12中的一个可选择地耦合到多个负载阻抗86中的一个。负载阻抗86可以是电感的、电容的、电阻的以及其组合。

在操作中，正电压发生器50和负电压发生器52生成使多个开关支路14中的每一个在关断状态与接通状态之间转换所需的电压电平，反之亦然。开关控制器48通过开关控制终端swc1输出由正电压发生器50生成的正电压电平，以将多个开关支路14中的每一个同步地转到接通状态，这进而使天线ant1至ant16中的每一个耦合到多个负载阻抗86中的对应的一个负载阻抗。为了对多个负载阻抗86中的对应的一个负载阻抗进行解耦，开关控制器48通过开关控制终端swc1输出由负电压发生器52生成的负电压，以将多个开关支路14中的每一个同步地转到关断状态。

这个特定实例使用单一控制信号输出端ctrl通过开关控制器48的开关控制输出终端swc1提供了对贴片式相控阵列84的阻抗调谐。然而，应理解，示例性射频开关系统82仅仅是使用单一开关控制输出端来控制多个射频开关电路12以实现射频系统的可重新配置性的一个实例。诸如图18所示的实施方案的至少一个优点是通过以下方式实现了对基板面的有效使用：仅采用开关控制器48中的一个、正电压发生器50中的一个和负电压发生器52中的一个以便控制多个射频开关电路12。至少一个其他优点是不需要对单一控制信号输出端ctrl进行信号解码，其优点是与包括例如用于gpio解码的电路的类似功能的射频开关电路相比，需要至少小一个数量级的基板面。如此巨大的基板面的节省允许通过允许贴片式相控阵列的天线彼此适当地隔开来实现较高频率的贴片式相控阵列。

本领域技术人员将认识到本公开的优选实施方案的改进和修改。所有此类改进和修改都视为处于本文所公开的概念和随附权利要求的范围内。