VCO启动电路的制作方法

本实用新型属于集成电路设计技术领域，尤其涉及一种VCO启动电路。

背景技术：

随着片上系统（System on Chip，SoC）技术的发展，提供系统时钟的锁相环（Phase Locked Loop，PLL）已经成为SoC的重要组成部分，CMOS压控振荡器（Voltage-controlled Oscillator，VCO）由于具有频率可控的优点而成为PLL内部振荡器的主流设计形式。VCO是一种通过输入控制电压来调整输出振荡频率的电子电路，其特点是可做频率可调的信号源，被广泛应用于现代集成电路设计中。

传统差分VCO偏置产生电路如图1所示，主要由差分放大器101和V1缓冲单元102组成，其中V1缓冲单元102由VCO差分延迟单元的半边电路构成。假设V1电压由0缓慢升高，从差分放大器101的正向输入端输入，并输出控制信号NBS，NBS反馈回放大器101的反向输入端，形成负反馈，使NBS跟随V1电压变化；同时NBS输入V1缓冲单元102产生另一控制信号PBS，当V1的变化使NBS、PBS达到特定值，VCO将环路中的扰动和噪声放大至满足小信号的“巴克豪森”振荡条件，则VCO开始振荡。但是技术的不断发展，要求VCO要具有快的起振速度，还需保证其不受工艺、电压和温度的影响，增强VCO的稳定性和可靠性。

技术实现要素：

发明目的：本实用新型的目的在于提供一种使压控振荡器快速起振的VCO启动电路。

技术方案：本实用新型提供的VCO启动电路，包括VCO启动指示电路、VCO偏置产生电路和环形VCO电路，其中VCO启动指示电路的输出端EN连接VCO偏置产生电路的输入端EN，VCO启动指示电路的输出端INIT_ENB连接VCO偏置产生电路的输入端INIT_ENB，VCO启动指示电路的输出端ENB连接VCO偏置产生电路的输入端ENB，VCO启动指示电路的输入端V1连接VCO偏置产生电路的输入端V1，VCO偏置产生电路输出端NBS连接环形VCO电路的输入端NBS，VCO偏置产生电路输出端PBS连接环形VCO电路的输入端PBS，以及启动指示电路的输入端PBS。

有益效果：1）本实用新型能够快速预制VCO的偏置电压；2）本实用新型在VCO偏置电压满足振荡条件的情况下，给VCO环路加入较大幅度的扰动，促使VCO开始振荡；3）本实用新型在VCO开始起振时给出状态指示信号；4）本实用新型在VCO频率接近达到极限时给出状态指示信号。

附图说明

图1为传统的差分VCO偏置产生电路的电路图。

图2为本实用新型的VCO启动指示电路的电路图。

图3为本实用新型的VCO偏置产生电路的电路图。

图4为本实用新型的VCO启动电路的结构框图。

图5为本实用新型的环形VCO电路的结构框图。

具体实施方式

下面结合附图和具体实施方式进一步说明本实用新型的原理和方案。

本实施例的VCO启动电路，包括VCO启动指示电路201、VCO偏置产生电路301和环形VCO电路402，其中VCO启动指示电路201的输出端EN连接VCO偏置产生电路301的输入端EN，VCO启动指示电路201的输出端INIT_ENB连接VCO偏置产生电路301的输入端INIT_ENB，VCO启动指示电路201的输出端ENB连接VCO偏置产生电路301的输入端ENB，VCO启动指示电路201的输入端V1连接VCO偏置产生电路301的输入端V1，VCO偏置产生电路301输出端NBS连接环形VCO电路402的输入端NBS，VCO偏置产生电路301输出端PBS连接环形VCO电路402的输入端PBS，以及VCO启动指示电路201的输入端PBS。

如图2所示，VCO启动指示电路201包括第一反相器101、第二反相器102、第三反相器106、缓冲器104、第一与非门103、第二与非门107、或非门105、比较器108、第一晶体管MP1、第二晶体管MP2、第三晶体管MN1、第四晶体管MN2、第五晶体管MN3和第六晶体管MN4。VCO启动指示电路201的输入端EN_I接反相器101的输入端，其输出端作为VCO指示启动电路201的输出端ENB，接到VCO偏置产生电路301的输入端ENB，以及反相器102的输入端和电路下方的N管MN3、MN4的栅极；反相器102的输出为VCO指示启动电路201的输出端EN，同时接到与非门103的一个输入端。VCO指示启动电路201的输出端EN接到VCO偏置产生电路301的输入端EN。VCO启动指示电路201的输入端PBS接到MP1、MP2的栅极，MP1、MP2源端接高电位。VCO指示启动电路201的输入端V1接MN1、MN2的栅极、与非门107的一个输入端和比较器108的一个输入端。MN1、MN2源端接地，MN1漏端接MP1漏端，以及比较器108的另一个输入端net01。比较器108的输出端net02接到与非门107的另一个输入端和MN3的漏端，MN3的源端接地。MN2漏端接MP2、MN4漏端，以及反相器106的输入端net04。VCO启动指示电路201中与非门107的输出端net03接到或非门105的一个输入端，或非门105的另一个输入端为反相器106的输出端net05，或非门105的输出为VCO指示启动电路201的输出端VCO_MAX；同时，net05接到缓冲器104的输入端以及与非门103的另一个输入端，缓冲器104的输出为VCO指示启动电路201的输出端VCO_START；与非门103的输出端为VCO指示启动电路201的输出端INIT_ENB，接到VCO偏置产生电路301的输入端INIT_ENB。

作为一种具体实施方式，所述VCO启动指示电路201中，第一晶体管MP1、第二晶体管MP2为PMOSE晶体管，第三晶体管MN1、第四晶体管MN2、第五晶体管MN3、第六晶体管MN4为NMOS晶体管。

作为一种具体实施方式，所述VCO启动指示电路201中，第一反相器101、第二反相器102、第三反相器106为TTL非门电路。

如图3所示，VCO偏置产生电路301包括第七晶体管MP3、第八晶体管MP4、第九晶体管MP5、第十晶体管MP6、第十一晶体管MP7、第十二晶体管MP8、第十三晶体管MN5、第十四晶体管MN6、第十五晶体管MN7、第十六晶体管MN8、第十七晶体管MN9和第十八晶体管MN10。VCO偏置产生电路301的输入端ENB接到MN7栅极，MN7源端接地，漏端接MN6、MN10的栅极，和MN6、MP4、MP5的漏端net02；MN6、第十八晶体管MN10源端接地。MP4、MP5源端接高电位，MP5栅极接VCO偏置产生电路301的输入端INIT_ENB；VCO偏置产生电路301中，MP6/MP7/MN8/MN9/MN10/MP3/MN5组成差分放大电路，MN10漏端net01接MN8、MN9的源端，MN8的漏端接MP6、MP7的栅极net03和MP6的漏端；MN9栅极接VCO偏置产生电路301的输入端V1，MP6、MP7源端接高电位；MP7漏端接MP3、MP4的栅极以及MN9、MP8的漏端，并作为VCO偏置产生电路301的输出端PBS，PBS接回VCO指示启动电路201的输入端PBS；VCO偏置产生电路301中，MP3源端接高电位，漏端接MN5的漏端和栅极，以及MN8的栅极，并作为VCO偏置产生电路301的输出端NBS；MN5源端接地。

作为一种具体实施方式，所述VCO偏置产生电路301中，第七晶体管MP3、第八晶体管MP4、第九晶体管MP5、第十晶体管MP6、第十一晶体管MP7、第十二晶体管MP8为PMOS晶体管，第十三晶体管MN5、第十四晶体管MN6、第十五晶体管MN7、第十六晶体管MN8、第十七晶体管MN9、第十八晶体管MN10为NMOS晶体管。

如图4所示，VCO启动电路401的输出端NBS和PBS输入到环形VCO电路402中，作为偏置电压控制环形VCO电路402的振荡频率。环形VCO电路402包括若干个延迟单元，前一个延迟单元的输出端OL、OR分别接到下一个延迟单元的输入端IL、IR，最后一个延迟单元输出端OL、OR分别接到第一个延迟单元的输入端IL、IR。

上述VCO启动电路的工作原理如下：

当EN_I=0时，电路处于复位状态。图2中，经反相器101，ENB=1，MN3、MN4输入信号为高，管子开启，net02、net04电平被拉低为0，与非门107的输出net03被置为1，或非门105的输出VCO_MAX被置为0。net04信号经反相器106，输出net05信号为1，经缓冲器104，输出VCO_START为1。ENB经反相器102，输出EN=0，将与非门103的输出BIAS置为1。

图3中，由于EN=0，MP6输入电压为0，管子开启，PBS=1。INIT_ENB=1，MP3输入电压为1，管子截止；ENB=1，MN3输入电压为1，管子开启，net02信号被拉低至0，MN6输入电压为0，管子截止；此时不论V1值如何变化，NBS均不随之改变。

当EN_I=1，图2中，经反相器101，ENB=0，MN3、MN4输入信号为0，管子截止。PBS=1，MP1、MP2输入电压为1，管子截止。ENB经反相器102，EN=1。

此时，电路处于初始状态，V1=0，即MN1、MN2的栅极输入信号为0，管子截止；与非门107的输出net03被置为1，或非门105的输出VCO_MAX被置为0。

当V1升高到MN1、MN2的阈值，MN1和MN2管子开启，此时MP1与MP2依旧保持截止，net01信号被拉低为0，net04保持为0。比较器108输出端net02为1，与非门107的输出端net03保持为0，VCO_MAX输出为1。net04信号经反相器106，net05信号变为1，与非门103的输出端INIT_ENB变为0；net05信号经过缓冲器104，VCO_START保持为1。

图3中，当EN=1时，MP6输入信号为1，管子截止；ENB=0，MN3输入电压为0，管子截止，此时放大电路和偏置电路都被使能。此时，INIT_ENB=0，MP3栅极输入信号为0，管子开启，net02点电压被向上拉高。net02电压的升高使MN6的电流增大，提高放大电路的带宽，加速整个放大电路各晶体管进入饱和区。当V1升高时，PBS信号被加速拉低，MP1管子逐渐开启，将NBS信号逐渐拉高。

PBS随V1的升高加速下降，在图2中，MP2的宽长比远大于MN2，net04点的电平在PBS下降到某特定值时，从0翻转为1与MP2和MN2参数设计有关，经反相器106，net05信号为0，EN=1，经与非门103，输出INIT_ENB由0变为1。

此时在图3中，由于INIT_ENB由0变为1，MP3晶体管被瞬间关断，使放大器偏置电流瞬间减小，MP3关断的瞬间，正是V1升高到晶体管阈值附近，放大器和VCO的晶体管都已进入饱和区，由于偏置电流的变化，使放大器输出的NBS和PBS电压也产生了一个瞬间的变化。NBS和PBS的瞬间变化给VCO的振荡环路中引入了一个较大幅度的扰动，让此时满足“巴克豪森”振荡条件的VCO，将这个扰动放大形成振荡信号，整个VCO顺利起振。此时，图2中net05经缓冲器104输出VCO_START信号由1变为0，可以作为VCO开始振荡的指示信号。

图2中，由于MP1管子尺寸比MN1尺寸大得多，在V1的上升过程中，PBS将不断下降，在某一时刻使MP1开启，net01信号被拉高为较高的电平与MP1和MN1参数有关。比较器108输出端net02翻转，由上电后的1变为0，与非门107的输出net03保持为1，经或非门105，VCO_MAX保持为0。

当V1电平足够高，V1将超过net01点电压时，比较器108输出信号net02会发生翻转，比较器108输出由0变为1，与非门107的输出端net03信号将由1变为0。由于net04信号为1，经与非门106，net05信号为0，经或非门105，输出端VCO_MAX由0变为1，指示VCO偏置电压已到极限，输出时钟接近最高输出频率。

本实用新型能够快速预制VCO的偏置电压，在VCO偏置电压满足振荡条件的情况下，给VCO环路加入较大幅度的扰动，促使VCO开始振荡，本实用新型在VCO开始起振时给出状态指示信号，在VCO频率接近达到极限时给出状态指示信号。