带隙基准电路以及具有该带隙基准电路的DCDC转换器的制作方法

本发明涉及带隙基准电路以及具有该带隙基准电路的dcdc转换器。

背景技术：

在最近的电子设备特别是智能手机、便携设备、可穿戴设备等中，为了延长基于电池驱动的产品的动作时间而要求低耗电。

在上述的电子设备中，作为对个人计算机、ap(应用处理器)、存储器及传感器等供电的电源装置，使用开关稳压器、ldo稳压器等dcdc转换器。dcdc转换器与输入端子的电压变动无关地向输出端子输出恒定电压，需要即使由输出端子向负载供给的电流从低电流大幅变化至大电流也将效率维持得较高。关于要求低耗电的设备，在小负载电流区域内维持高效率特别重要。

这样的在小负载时要求高效率的dcdc转换器需要降低在dcdc转换器内使用的带隙基准电路的耗电。然而却存在如下问题：如果降低耗电，则带隙基准电路的起动所需的时间变长，从而导致直到dcdc转换器的开关动作开始为止的时间变长。

针对上述问题，在专利文献1中提出有如下方案：在带隙基准电路的输出端子附加栅极和漏极与该输出端子公共连接的pmos晶体管，在从电源接通时起到输出端子的电压达到规定电平的期间，由该pmos晶体管向输出端子供给电流，从而缩短带隙基准电路的起动时间。

技术文献1：日本特开2010-160700号公报

然而，在专利文献1的方法中存在如下情况：虽然能够使电源刚刚接通之后的带隙基准电路的输出端子的电压上升加速，但是，很难使输出端子的电压讯速地达到期望的电压值且使其稳定。

即，虽然在电源刚刚接通之后利用pmos晶体管使输出端子的电压上升，但是，pmos晶体管的閾值电压必须大于电源电压与输出端子的电压之差，因此，由于电源电压的电压值，在输出端子的电压上升到期望的电压值之前pmos晶体管即截止。因此，仅利用pmos晶体管无法使输出端子的电压达到期望的电压值。

并且，在pmos晶体管截止之后要利用带隙基准电路的通常动作使输出端子的电压上升，但是，由于要实现低耗电，因此，在构成带隙基准电路的运算放大器的动作缓慢的情况下，输出端子的电压上升极其缓慢，其结果是存在如下课题：输出端子的电压达到期望的电压值需要较长的时间，即，不怎么能够缩短起动时间。

技术实现要素：

本发明正是鉴于上述课题而完成的，其目的在于，提供低耗电且能够在短时间内起动的带隙基准电路以及具有该带隙基准电路的dcdc转换器。

为了解决上述课题，本发明的带隙基准电路使用运算放大器来生成第1基准电压，其特征在于，所述带隙基准电路具有：第1电流源，其连接于电源端子与所述运算放大器的动作电流输入端子之间；第2电流源，其一端与所述电源端子连接；开关，其连接于所述第2电流源的另一端与所述运算放大器的动作电流输入端子之间；以及控制电路，其生成控制所述开关的接通断开的控制信号，所述开关在所述控制信号为第1状态时接通，在所述控制信号为第2状态时断开。

本发明的dcdc转换器的特征在于，所述dcdc转换器具有：所述带隙基准电路；以及误差放大器，其反相输入端子被输入对输出电压进行分压而得到的反馈电压，同相输入端子被输入所述第1基准电压。

本发明的另一个dcdc转换器的特征在于，所述dcdc转换器具有所述带隙基准电路，所述控制电路在电源接通时使所述控制信号为第1状态，根据从所述电源接通时起执行的软起动已完成的情况而使所述控制信号为第2状态。

本发明的又一个dcdc转换器的特征在于，所述dcdc转换器具有所述带隙基准电路，所述控制电路在pwm模式时使所述控制信号为第1状态，在pfm模式时使所述控制信号为第2状态。

根据本发明的带隙基准电路，在电源接通时使控制信号为第1状态而使开关接通，由第1电流源和第2电流源双方向运算放大器供给动作电流，从而能够在短时间内使第1基准电压上升到期望的电压值(即，起动第1基准电压)，然后使控制信号为第2状态而使开关断开，由此，能够在缩短起动时间的同时抑制耗电。

此外，本发明的带隙基准电路特别能够优选地应用于低耗电的dcdc转换器。该情况下，也能够缩短电源接通时的起动时间。而且，在pwm模式时(大负载时)使开关接通，从而能够提高第1基准电压的响应性，在pfm模式时(小负载时)使开关断开，从而能够抑制耗电。因此，能够提供高效且能够稳定动作的dcdc转换器。

附图说明

图1是本发明的实施方式的带隙基准电路的电路图。

图2是示出具有图1的带隙基准电路的dcdc转换器的一例的电路图。

图3是示出具有图1的带隙基准电路的dcdc转换器的另一例的电路图。

标号说明

10：基准电压产生电路；

11：控制电路；

100：带隙基准电路；

101：运算放大器；

201：软起动电路；

202、302：误差放大器；

203、303、211、311：比较器。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。

图1是本实施方式的带隙基准电路100的电路图。

本实施方式的带隙基准电路100由基准电压产生电路10和产生控制信号cont的控制电路11构成，在基准电压输出端子3生成基准电压vref1。

基准电压产生电路10具有运算放大器101、由pmos晶体管构成的输出晶体管102、电阻元件103～105、二极管106、107以及电流源108、109。

电流源108连接于被供给电源电压vdd的电源端子1与运算放大器101的动作电流输入端子101in之间，电流源109的一端与电源端子1连接。开关110连接于电流源109的另一端与运算放大器101的动作电流输入端子101in之间，由控制信号cont控制接通断开。

输出晶体管102的源极与电源端子1连接，漏极与输出端子3连接，栅极与运算放大器101的输出端子连接。

电阻元件104、105和二极管107串联连接在基准电压输出端子3与接地端子2之间。电阻元件103和二极管106串联连接在基准电压输出端子3与接地端子2之间。

运算放大器101的反相输入端子与电阻元件104、105的连接点连接，同相输入端子与电阻元件103和二极管106的连接点连接。

根据上述结构，在基准电压输出端子3生成基准电压vref1。

接下来，对本实施方式的带隙基准电路100的动作进行说明。

首先，当接通电源电压vdd时，控制电路11使控制信号cont为第1状态(例如高电平)。由此使开关110接通，从而向运算放大器101的动作电流输入端子101in不仅供给来自电流源108的电流，而且供给来自电流源109的电流。

运算放大器101利用输入到动作电流输入端子101in的动作电流进行动作，因此，通过如上所述由2个电流源108、109供给动作电流而能够进行快速的动作。因此，能够从电源接通时起在短时间内使基准电压vref1上升到期望的电压值。

然后，控制电路11根据基准电压vref1成为期望的电压值的情况而使控制信号cont为第2状态(例如低电平)。由此使开关110断开，使得仅由电流源108向运算放大器101的动作电流输入端子101in供给动作电流。因此，能够在电源接通后且基准电压vref1起动之后抑制耗电。

另外，用于控制电路11将控制信号cont从第1状态切换至第2状态的结构，例如能够通过以下方式来实现。

以如下方式构成控制电路11：预先计测在使开关110接通的状态下基准电压vref1从电源接通时起到达到期望的电压值的时间，从电源接通时起利用计时器对时间进行计数，根据从电源接通时起的经过时间已达到预先计测出的时间的情况而将控制信号cont从第1状态切换至第2状态。

这样，根据本实施方式的带隙基准电路100，能够缩短起动时间并且抑制耗电。

接下来，使用图2和图3对将本实施方式的带隙基准电路100应用于dcdc转换器的示例进行说明。

图2是作为具有图1的带隙基准电路100的dcdc转换器的一例的dcdc转换器200的电路图。

dcdc转换器200的基本结构是一般的结构，因此，在此省略详细的说明，对在dcdc转换器200中怎样使用带隙基准电路100进行说明。

本例的dcdc转换器200具有输出用于执行软起动的软起动电压vref_ss的软起动电路201。

误差放大器202的2个同相输入端子被分别输入由带隙基准电路100生成的基准电压vref1和软起动电压vref_ss，反相输入端子被输入对dcdc转换器200的输出电压vout进行分压而得到的反馈电压vfb。

误差放大器202比较基准电压vref1和软起动电压vref_ss中电压较低的一方与反馈电压vfb，将误差电压verr输出至比较器203。

虽然在电源接通后软起动电压vref_ss逐渐上升，但是，在软起动电压vref_ss低于基准电压vref1的期间，误差放大器202比较反馈电压vfb与软起动电压vref_ss，基准电压vref1不对作为输出的误差电压verr产生影响。

然后，当经过规定的软起动时间时，软起动电压vref_ss变得高于基准电压vref1。因此，之后，误差放大器202比较反馈电压vfb与基准电压vref1，软起动电压vref_ss不对作为输出的误差电压verr产生影响。

另一方面，在本例子的dcdc转换器200的带隙基准电路100中，控制电路11构成为具有比较器211和基准电压源212。比较器211的反相输入端子被输入软起动电压vref_ss，同相输入端子被输入基准电压源212的基准电压vref2。基准电压vref2是作为软起动的完成基准的规定电压。

在电源接通后，带隙基准电路100在执行上述软起动的同时如下所述进行动作。

软起动电压vref_ss是在电源接通后从接地电位起逐渐上升的电压，因此，在电源刚刚接通之后低于基准电压vref2。因此，比较器211输出高电平的信号，即，使控制信号cont为第1状态。由此，使图1所示的开关110接通，从而成为由电流源108和电流源109双方向运算放大器101的动作电流输入端子101in供给电流的状态。因此，被输入到误差放大器202的基准电压vref1从电源接通起在短时间内被起动。

然后，在软起动电压vref_ss进一步上升而高于基准电压vref2时，比较器211输出低电平的信号，即，使控制信号cont为第2状态。由此，使图1所示的开关110断开，从而成为仅由电流源108向运算放大器101的动作电流输入端子101in供给电流的状态。因此，能够在电源接通后且基准电压vref1起动之后抑制带隙基准电路100的耗电。

在此，构成控制电路11的基准电压源212的基准电压vref2是作为软起动的完成基准的电压，在软起动完成，且在误差放大器202中与反馈电压vfb进行比较的对象从软起动电压vref_ss切换成基准电压vref1的时刻，需要基准电压vref1完全达到期望的电压值，因此，优选的是，将基准电压vref2设定成比基准电压vref1稍高的电压值。

这样，根据本例子的dcdc转换器200，能够利用用于从电源接通时起执行的软起动的信号，根据软起动已完成的情况而将控制带隙基准电路100内的开关110的控制信号cont从电源接通时的第1状态切换到第2状态。

图3是作为具有图1的带隙基准电路100的dcdc转换器的另一例的dcdc转换器300的电路图。

dcdc转换器300的基本结构与上述dcdc转换器200同样是一般的结构，因此，省略详细的说明。

本例子的dcdc转换器300构成为与pwm模式与pfm模式之间的切换同步地切换带隙基准电路100内的开关110。

具体而言，带隙基准电路100的控制电路11具有比较器311和基准电压源312，比较器311的反相输入端子被输入基准电压源312的基准电压vref3，同相输入端子被输入作为误差放大器302的输出的误差电压verr。

误差放大器302的同相输入端子被输入由带隙基准电路100生成的基准电压vref1，反相输入端子被输入对dcdc转换器300的输出电压vout进行分压而得到的反馈电压vfb。误差放大器302比较基准电压vref1与反馈电压vfb，将误差电压verr输出到比较器303。

与dcdc转换器300连接的负载越大则误差电压verr的电位越高，与dcdc转换器300连接的负载越小则误差电压verr的电位越低，因此，通过使基准电压vref3为作为pwm模式与pfm模式之间的切换基准的规定电压，从而根据误差电压verr的电压值而将控制信号cont从第1状态切换到第2状态。

根据上述结构，在误差电压verr高于基准电压vref3的pwm模式时，比较器311输出高电平的信号，即，使控制信号cont为第1状态。由此，使图1所示的开关110接通，从而成为由电流源108和电流源109双方向运算放大器101的动作电流输入端子101in供给电流的状态。

另一方面，在误差电压verr低于基准电压vref3的pfm模式时，比较器311输出低电平的信号，即，使控制信号cont为第2状态。由此，使图1所示的开关110断开，从而成为仅由电流源108向运算放大器101的动作电流输入端子101in供给电流的状态。

在大负载的pwm模式时继续进行开关，经由构成误差放大器302的差动输入晶体管的栅极电容而进行的充电放电变多，因此，作为带隙基准电路100的输出的基准电压vref1也容易变动。然而，根据本例，在pwm模式时能够增加运算放大器101的动作电流，因此，即使基准电压vref1变动，也能够立即恢复至期望的电压值。

此外，在小负载的pfm模式时能够减少运算放大器101的动作电流，从而降低耗电。

这样，根据本例子的dcdc转换器300，在pwm模式时(大负载时)能够提高基准电压vref1的响应性，在pfm模式时(小负载时)，能够通过使带隙基准电路100以低消耗电流动作而提高效率。

以上，对本发明的实施方式进行了说明，但是，本发明不限于上述实施方式，当然能够在不脱离本发明主旨的范围内进行各种变更。

例如，还可以按照如下方式构成：将图3所示的dcdc转换器300中的比较器311的输出信号cont输入到图2所示的dcdc转换器200的带隙基准电路100内的基准电压产生电路10，在电源接通时与起动后对图1所示的开关110的接通断开进行切换，此外，在通常动作时的pwm模式时与pfm模式时也对开关110的接通断开进行切换。

此外，在图3所示的dcdc转换器300中，利用控制电路11生成控制信号cont，但是，也可以是，在另外生成pwm模式与pfm模式之间的切换用信号的情况下，将该信号作为控制信号cont直接输入到基准电压产生电路10，控制开关110的接通断开。