专利名称：低压降稳压器的制作方法
技术领域：
本实用新型属低压降稳压电路领域，具体涉及一种低压降稳压器。
背景技术：
在低压降稳压器电路设计中，环路稳定性的是一个重要的部分。
图1为现有低压 降稳压器电路的结构示意图。参见图1，低压降稳压器电路10主要由误差放大器电路100， PMOS驱动管110和电阻反馈网络120构成。误差放大器电路100的正向输入端接输入参考 电压Vref，误差放大器电路100的输出端接PMOS驱动管110的栅极G，，输入参考电压Vref 由带隙电压基准电路产生。PMOS驱动管110漏极D的输出通过电阻反馈网络120的第一电 阻Rl和第二电阻R2分压后反馈到误差放大器电路100的反向输入端。在输出点Vout接 有用以稳定低压降稳压器输出电压的输出电容Co。Resr为输出电容Co的等效串联电阻， Iload为电路的负载电流。图2是图1所示的低压降稳压器电路的小信号模型图。其中Roa为误差放大器电 路100的输出阻抗，Cgs为PMOS驱动管的栅源极电容，Cgd为PMOS驱动管的栅漏极电容。 gmVgs为PMOS驱动管的栅源电压Vgs控制的电流源，r0为PMOS驱动管的输出阻抗。对图 2所示低压降稳压器电路的小信号模型进行零极点分析可知，其输出电容Co的值一般远大 于误差放大器电路100输出点上的寄生电容，所以通常这一点为输出主极点P1。输出主极 点Pl的角频率ωρ1为
_ 1ωρ1 =- - (1)
roC0其中Γ(1是稳定环路的PMOS驱动管的输出阻抗。第二主极点Ρ2位于误差放大器电路100的输出端，由误差放大器电路100的输出 阻抗Roa，PMOS驱动管110的栅源电容Cgs与栅漏电容Cgd的并联电容得到。第二主极点 P2的角频率ωρ2为
「00071 ωΡ7 - - (2)
Roa (C, +CgJ由于输出电容Co存在等效串联电阻Resr，电路会存在一个零点Ζ1。零点Zl的角 频率ω zl为COzi = 1 - (3)
Kew。ο图3是图1所示低压降稳压器电路的幅频特性曲线图。由图3可知，零点Zl带来 的90度相移抵消了第二主极点Ρ2带来的负90度相移，由此可见，只要使稳压器的单位增 益带宽小于第三主极点Ρ3就可以使环路有较好的稳定性。以上分析假设了零点Zl的频率低于第二主极点Ρ2的频率，或二者的频率相靠近， 因为这样才能使零点Zl的正相移抵消第二主极点Ρ2负相移的影响。但在一些实际应用中，
3往往要求低压降稳压器电路的输出电容Co值较小，由于输出电容Co通常采用瓷片电容，其 电容值和电阻值的变化受工艺和温度的影响很大，更具体的说，某些情况下输出电容Co及 其等效串联电阻Resr的值会很小，从而使得零点Zl的角频率很高，图4即是图1所示低压 降稳压器电路在零点角频率ωζ1过高时的幅频特性曲线图。在这种情况下，零点Zl将无法 补偿第二主极点Ρ2的相移，低压降稳压器电路的稳定性将变差，表现为稳压器输出电压会 出现振荡，使电路不能正常工作。
发明内容为了解决背景技术中存在的技术问题，本实用新型提供了一种低压降稳压器，其 改善了低压降稳压电路的相位裕度，使其输出端不会发生振荡，从而可确保低压降稳压电 路具有较高的稳定性。本实用新型的技术解决方案如下一种低压降稳压器，包括误差放大器电路100，该误差放大器电路100的正向输入 端接输入参考电压Vref，其反向输入端接电阻反馈网络120的输出端，其输出端接PMOS驱 动管110的栅极G ；所述PMOS驱动管110的源极S接电源电压VDD，其漏极D接低压降稳压 器的输出端Vout ；所述电阻反馈网络120的一端接电源电压VDD，另一端接地，该电阻反馈 网络120的输出端接误差放大器电路100的反向输入端；其特殊之处在于所述PMOS驱动 管110的漏极D与栅极G之间接有反馈回路130，该反馈回路130是包括相串联的补偿电阻 Rc和补偿电容Cc的RC反馈回路。以上所述的补偿电阻Rc和补偿电容Cc以满足下列条件为宜(i)第二主极点P2的角频率ωp2无限趋近于附加零点k的角频率ωzc
权利要求1.一种低压降稳压器，包括误差放大器电路(100)，该误差放大器电路(100)的正向 输入端接输入参考电压(Vref)，其反向输入端接电阻反馈网络(120)的输出端，其输出端 接PMOS驱动管(110)的栅极(G)；所述PMOS驱动管(110)的源极⑶接电源电压(VDD)， 其漏极⑶接低压降稳压器的输出端(Vout)；所述电阻反馈网络(120)的一端接电源电压 (VDD)，另一端接地，该电阻反馈网络(120)的输出端接误差放大器电路(100)的反向输入 端；其特征在于所述PMOS驱动管(110)的漏极(D)与栅极(G)之间接有反馈回路(130)， 该反馈回路(130)是包括相串联的补偿电阻(Re)和补偿电容(Ce)的RC反馈回路。
2.根据权利要求1所述的低压降稳压器，其特征在于，所述的补偿电阻(Re)和补偿电 容(Ce)满足下列条件(i)第二主极点(P2)的角频率ωρ2无限趋近于附加零点(Zc)的角频率ωζ。CcRc Roa(Cc+Cgs+Cgd)，( )附加极点(Pc)的角频率ωρ。无限趋近于零点(Zl)的角频率ωζ1 Rc (Cc//Cgs) ResrC0，其中Cc是反馈回路(130)的补偿电容，Rc是反馈回路(130)的补偿电阻，Roa是误差 放大器电路(100)的输出阻抗，Cgs为PMOS驱动管的栅源极电容，Cgd为PMOS驱动管的栅 漏极电容，Co是输出电容，Resr是输出电容(Co)的等效串联电阻。
3.根据权利要求1或2所述的低压降稳压器，其特征在于所述的补偿电阻(Re)和补 偿电容(Ce)满足下列条件(i)第二主极点(P2)的角频率ωρ2与附加零点(Zc)的角频率ωζ。相等 1 _1_Cjc= Roa{cc+cgs+cgd))( )附加极点(Pc)的角频率ωρ。与零点(Zl)的角频率ωζ1相等 1 _ 1 Rc(Cc//Cgs)=^Co
4.根据权利要求3所述的低压降稳压器，其特征在于所述的电阻反馈网络(120)包 括相串联的第一电阻(Rl)和第二电阻(R2)。
专利摘要本实用新型公开了一种低压降稳压器，其是在低压降稳压电路中引入附加零极点，以提高低压降稳压器电路的稳定性，具体可以在PMOS驱动管的栅漏极之间接入由补偿电容和补偿电阻串联构成的反馈回路，设计补偿电容和补偿电阻的值，通过补偿电路产生的附加零点来低压降稳压器的第二主极点，同时使得加入的补偿电路带来的附加极点被低压降稳压电路的输出电容所产生的零点所补偿，则电路的相位裕度得到改善，低压降稳压器电路可以实现较好的稳定性，其输出端不会发生振荡。
文档编号G05F1/56GK201936213SQ201020687789
公开日2011年8月17日 申请日期2010年12月29日 优先权日2010年12月29日
发明者李宏志, 陆崇鑫, 马岩, 高彬 申请人:西安华芯半导体有限公司