带隙基准电压电路的制作方法
【技术领域】
[0001] 本发明设及属于集成电路领域，具体设及一种带隙基准电压电路。
【背景技术】
[0002] 带隙电压基准电路广泛地应用于模拟和混合电路中，如A/D转换器、D/A转换器、 电压调谐器、电压表、电流表等测试仪器W及偏置电路等等。带隙基准电压电路通常为其他 模块提供高精度、低温度系数的电压或电流，其性能直接或间接决定了整个集成电路系统 的性能指标。
[0003] 带隙基准电压电路的基本原理是将一个具有负温度系数的电压与一个具有正温 度系数的电压化合适的权重相加，从而得到一个零温度系数的电压。图1是一种传统的电 压求和产生带隙基准的结构框图。=级管的基极与发射极的电压之差Vb。具有负的温度系 数，其与温度相关的表达式如下：
[0004]
[000引其中Vg。为绝对温度为OK时的带隙基准电压；
[0006] Vb。。为当温度为T。、集电极电流为I。。时基极与发射极之间的电压；
[0007] n为S极管的结构参数；
[000引 k为玻尔兹曼常数；
[0009] q为电子的电荷量；
[0010] 图2为现有技术中带隙基准电压电路的一种实现方式。它包括一个运算放大器 A0,两个电阻R1和R2,S个PNPS极管和S个PMOS晶体管，由PMOS管Ml和M2实现的电流 镜与运放A0构成负反馈环路，从而使节点A与节点B的电压相等。S极管Q1基极与发射 极电压之差Vbei，立极管Q2基极与发射极电压之差Vg,2。在相同的电流下，由于立极管Q1和 Q2的并联的个数的不同，导致Q1和Q2的电流密度不同，从而使电阻R1上的压降即为Vbei 和Vbe2之差AVb。，AVb。与绝对温度成正比，其表达式如下：
[0011]
[0012] 其中^为S极管Q1和单个S极管Q2的电流密度比，la和I分别为流过Q1 和单个=极管Q2的电流，N为并联的=极管Q2的个数；
[0013] 因此流过电阻R1电流是一个与绝对温度成正比的电流。
[0014] 电流与电流I。1、I。存在镜像关系，S者相等。最终电流I。述过电阻R2产生 一个正温电压与负温电压Vbe3求和产生基准电压V
[0015]
[0016] 由式做可w看出，通过合理选择R2与R1的比值和N的值，即可得到较小温度系 数的基准电压。然而现有的该种带隙基准电压电路产生基准电压的方式一些不足；①电路 中需要一个差分运放，其存在输入失调Vw，会影响基准电压的温度系数，而且该增加了电路 设计的难度W及电路的功耗；②只能实现一阶的温度，无法实现高阶补偿。
【发明内容】
[0017] 本发明要解决的技术问题是；为了解决现有带隙基准电压电路结构复杂、设计难 度大、功耗大等缺点，本发明提供一种电路结构简单、低功耗、高精度的带隙基准电压电路。 [001引本发明解决其技术问题所采用的技术方案是：一种带隙基准电压电路，包括第一 恒流源、第二恒流源、第=恒流源、第一=极管、第二=极管、第==极管、第一电阻、第二电 阻、第S电阻、第一NMOS管、第二NMOS管；其中，第一恒流源、第二恒流源、第S恒流源的输 入端分别与电源端VDD连接；第一恒流源的输出端分别与第一S极管的集电极和第一MOS 管的栅极连接；第二恒流源的输出端分别与第二S极管的集电极和第二MOS管的栅极连 接；第一S极管的发射极和第二S极管的发射极分别与第一MOS管的漏极相连；第一MOS 管的源极接地；第二MOS管的源极接地；第极管的发射极接地，第极管的基极、集 电极分别与第一电阻的第二端相连；第一电阻的第一端、第二电阻的第二端和第二S极管 的基极相连；第二电阻的第一端、第=电阻的第二端和第一=极管的基极相连；第=电阻 的第一端、第S恒流源的输出端和第二MOS管的漏极相连形成带隙基准的电压的输出端。
[0019] 具体的，所述第一S极管、第二S极管和第极管均为NPN型S极管。
[0020] 具体的，所述第二=极管具有若干个，所述若干个第二=极管相互并联，所述若干 个第二=极管的基极均连接在第二电阻和第=电阻的连接处，所述若干个第二=极管的集 电极均连接在第二恒流源的输出端，所述若干个第二=极管的发射极均连接在第一MOS管 的漏极。
[0021] 进一步优选的，所述带隙基准电压电路还包括第四电阻、第五电阻、第六电阻和第 四=极管；其中，所述第四电阻的第一端连接在所述带隙基准的电压的输出端，所述第四电 阻的第二端连接在第=电阻的第一端；所述第四=极管的集电极与第四电阻的第一端相 连，第四=极管的发射极与第五电阻的第一端相连，第四=极管的基极与第四电阻的第二 端相连；所述第六电阻插入在第二S极管和第一MOS管之间，第六电阻的第一端与第二S 极管的发射极相连，第六电阻的第二端与第一MOS管的漏极相连；第五电阻的第二端与第 二=极管的发射极相连。
[0022] 具体的，所述第四S极管在温度为300K时处于截至状态。
[0023] 具体的，所述第四S极管为NPN型S极管。
[0024] 本发明的有益效果是，本发明采用恒流源、S极管、MOS管W及电阻组成非常简单 的电路结构，得到了带隙基准电压。利用流过第一S极管和第二S极管的电流密度不同，使 第一=极管基极-发射极电压和第二=极管基极-发射极电压之差为第二电阻的电压，不 仅实现产生正温电流功能，而且还用作负反馈环路的检测输入端，从而获得的带隙基准电 压为负温度系数的基极-发射极电压之差与一个正温度系数的电压之和，使带隙基准电压 几乎不受温度的影响，稳定性高。而且本发明省去了运算器放大器，避免了由于运放差分输 入失配而引起的输入失调，具有高精度、低功耗、结构简单、实用性强的特点。
【附图说明】
[0025] 下面结合附图和实施例对本发明进一步说明。
[0026] 图1是一种传统的电压求和产生带隙基准的结构框图；
[0027] 图2是现有技术中的一种带隙基准电压电路的原理图；
[002引图3是本发明实施例一的带隙基准电压电路的原理图；
[0029] 图4是本发明实施例二的带隙基准电压电路的原理图。
【具体实施方式】
[0030] 现在结合附图对本发明作进一步详细的说明。该些附图均为简化的示意图，仅W 示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
[0031] 本发明的实施例一如图3所示，一种带隙基准电压电路，包括第一恒流源II、第二 恒流源12、第=恒流源13、第一=极管Q1、第二=极管Q2、第==极管Q3、第一电阻R1、第 二电阻R2、第S电阻R3、第一NMOS管Ml、第二NMOS管M2。所述第一S极管Q1、第二S极管 Q2和第极管Q3均为NPN型S极管。其中，第一恒流源II、第二恒流源12、第S恒流源 13的输入端分别与电源端VDD连接；第一恒流源II的输出端分别与第一S极管Q1的集电 极和第一MOS管Ml的栅极连接；第二恒流源12的输出端分别与第二S极管Q2的集电极和 第二MOS管M2的栅极连接；第一S极管Q1的发射极和第二S极管Q2的发射极分别与第一 MOS管Ml的漏极相连；第一MOS管Ml的源极接地；第二MOS管M2的源极接地；第极管 Q3的发射极接地，第==极管Q3的基极、集电极分别与第一电阻R1的第二端相连；第一电 阻R1的第一端、第二电阻R2的第二端和第二=极管Q2的基极相连；第二电阻R2的第一 端、第=电阻R3的第二端和第一=极管Q1的基极相连；第=电阻R3的第一端、第=恒流源 13的输出端和第二MOS管M2的漏极相连形成带隙基准的电压的输出端。
[0032] 所述第二=极管Q2具有N个，所述多个第二=极管Q2相互并联，所述多个第二= 极管Q2的基极均连接在第二电阻R2和第=电阻R3的连接处，所述多个第二=极管Q2的 集电极均连接在第二恒流源12的输出端，所述多个第二=极管Q2的发射极均连接在第一 MOS管Ml的漏极。
[0033] 实施例一的电路具体工作原理如下：
[0034] 第一S极管Q1和第二S极管Q2检测带隙基准电压，与第一MOS管Ml和第二MOS 管M2形成负反馈的环路，确保带隙基准稳定。第一S极管Q1的个数为1，第二S极管Q2的 个数为N，第一恒流源II、第二