1.一种应用于锁相环的基于频率比较的锁定指示电路，包括：
反馈计数器，利用多个d触发器对反馈时钟进行计数；
参考计数器，利用多个d触发器对参考时钟进行计数；
比较电路，用于将所述反馈计数器与参考计数器输出的某一相应位进行比较，并在两者频率不同时输出计数复位信号至所述反馈计数器及参考计数器；
锁定输出电路，用于在所述反馈计数器的末级输出的下降沿时输出锁定指示。
2.如权利要求1所述的一种应用于锁相环的基于频率比较的锁定指示电路，其特征在于：所述锁定输出电路在所述反馈计数器的末级输出的下降沿时将输入“1”传输至输出端即锁定指示。
3.如权利要求2所述的一种应用于锁相环的基于频率比较的锁定指示电路，其特征在于：所述反馈计数器包括m个d触发器，所述m个d触发器依次级联，所述反馈时钟fbclk连接至第一个d触发器的时钟输入端，第i个d触发器的反相输出端
4.如权利要求3所述的一种应用于锁相环的基于频率比较的锁定指示电路，其特征在于：所述参考计数器包括n个d触发器，所述n个d触发器依次级联，参考时钟refclk连接至第一个d触发器的时钟输入端，第j个d触发器的反相输出端
5.如权利要求4所述的一种应用于锁相环的基于频率比较的锁定指示电路，其特征在于：m＞n。
6.如权利要求5所述的一种应用于锁相环的基于频率比较的锁定指示电路，其特征在于：所述比较电路对反馈计数器与参考计数器的某一相应bit位进行对比，若每个判断时刻，该bit位都相同，则认为两者的计数结果一样，否则认为两者的计数结果不同。
7.如权利要求6所述的一种应用于锁相环的基于频率比较的锁定指示电路，其特征在于：所述比较电路包括一异或非门和第一下降沿d触发器，所述反馈计数器的第i位输出pqi连接至所述异或非门的一输入端，所述参考计数器的第i位输出nqi连接至所述异或非门的另一输入端，所述异或非门的输出端连接至所述第一下降沿d触发器的数据输入端，所述反馈计数器的第1位输出pq1连接至所述第一下降沿d触发器的时钟输入端，复位信号连接至所述第一下降沿d触发器的复位输入端，其反相输出端
8.如权利要求7所述的一种应用于锁相环的基于频率比较的锁定指示电路，其特征在于：所述锁定输出电路包括第二下降沿d触发器，固定高电平“1”连接至所述第二下降沿d触发器的数据输入端，所述反馈计数器的末级输出连接至所述第二下降沿d触发器的时钟输入端，复位信号连接至所述第二下降沿d触发器的复位输入端，其同相输出端输出即所述锁定指示。
9.一种应用于锁相环的基于频率比较的锁定指示方法，包括如下步骤：
步骤s1，利用反馈计数器、参考计数器分别对参考时钟和反馈时钟计数；
步骤s2，利用比较电路比较反馈计数器和参考计数器的计数结果，如果两者的计数结果一样，则继续计数，若两者的计数结果不同，则产生计数复位信号，对所述反馈计数器/参考计数器清零，重新开始计数；
步骤s3，从上一次清零计数开始，经过若干周期数之后，于锁相环稳定，控制锁定输出电路输出锁定指示信号。
10.如权利要求9所述的一种应用于锁相环的基于频率比较的锁定指示方法，其特征在于：于步骤s2中，所述比较电路对两个计数器的某一bit位进行对比，若每个判断时刻，该bit位都相同，则认为两者的计数结果一样，否则认为两者的计数结果不同。