用于产生具有可控脉冲宽度的脉冲输出的电路的制作方法

本揭示案中所述的技术通常是关于电子系统，且更特定言之是关于脉冲信号产生。

背景技术：

脉冲信号为用于多种目的的数字电路中的常见机制，诸如，用信号通知存储读取/写入时间，指示事件的发生，提供时序同步，等等。电路的正确功能通常指示脉冲信号有指定宽度。未被提供达足够长时间的脉冲可能导致不完整的下游过程或可能根本无法侦测到。经提供达过长时间的脉冲可能导致错误的下游电路操作(例如，原本为单个脉冲者可能被解释为多个脉冲)。因此，准确的脉冲持续时间(亦即，宽度)会确保数字电路的正确功能。随着电路大小缩小且操作速度增大，包括脉冲产生的所有态样的功率及电路面积效率变得非常重要。

技术实现要素：

一种用于产生具有一可控脉冲宽度的一脉冲输出的电路，其特征在于，包括一延迟线、一每级延迟计算电路及一脉冲产生电路。延迟线具有多个级；每级延迟计算电路用以使用一第一时脉输入来确定延迟线的一每级延迟；脉冲产生电路用以基于每级延迟使用一第二时脉输入而使用延迟线产生脉冲输出，第二时脉输入具有比第一时脉输入低的一频率。

附图说明

当结合随附诸图阅读时，得以自以下详细描述最佳地理解本揭示案的态样。应注意，根据行业上的标准实务，各种特征未按比例绘制。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。

图1图示根据本揭示案的各种实施例的示例性宽度可控脉冲产生器；

图2图示根据本揭示案的各种实施例的用于基于延迟线的两个选定级的输出产生脉冲输出的示例性电路；

图3图示根据本揭示案的各种实施例的脉冲产生电路的信号的示例性时序图；

图4图示根据本揭示案的各种实施例的利用复制延迟线来确定每级延迟的示例性宽度可控脉冲产生器；

图5图示根据本揭示案的各种实施例的使用时间与数字转换器及周期级计算器来确定每级延迟的示例性宽度可控脉冲产生器；

图6图示根据本揭示案的各种实施例的示例性时间与数字转换器；

图7图示根据本揭示案的各种实施例的由时间与数字转换器产生的示例性取样阵列；

图8图示根据本揭示案的各种实施例的取样阵列的循环的不同实例定义；

图9图示用于产生使用单个延迟线的脉冲输出的示例性电路；

图10为产生具有可控宽度的脉冲输出的示例性方法的流程图，此示例性方法包括存取具有多个级的延迟线。

【符号说明】

102:宽度可控脉冲产生器

104:延迟线

106:脉冲输出

108:脉冲产生电路

110:每级延迟计算电路

412:复制延迟线

500:脉冲产生器

502:脉冲产生电路

504:延迟线

506:相位选择电路

508:脉冲宽度限幅电路

510:每级延迟计算电路

512:复制延迟线

514:时间与数字转换器

516:周期级计算器

602:第一取样电路

604:最终取样电路

902:电路

904:延迟线

906:每级延迟计算电路

908:脉冲产生电路

1002、1004、1006:方块

具体实施方式

以下揭示内容提供用于实施所提供标的的不同特征的许多不同实施例或实例。以下描述部件及布置的特定实例以简化本揭示案。当然，此些仅为实例，且并不意欲为限制性的。举例而言，在如下描述中第一特征在第二特征之上或在第二特征上形成可包括其中第一特征与第二特征形成为直接接触的实施例，且亦可包括其中额外特征可在第一特征与第二特征之间形成而使得第一特征与第二特征可不直接接触的实施例。另外，本揭示案可在各种实例中重复元件符号及/或字母。此重复是出于简化及清楚目的，且其自身并不表示所论述的各种实施例及/或配置之间的关系。

传统上，已使用高速时脉来提供准确的脉冲产生，其中最小的可产生脉冲宽度是由时脉频率或由大面积消耗解决方案(诸如，电荷泵控制回路)决定。此些传统方法在功率及电路面积中的一者/两者中是低效的。本文所述的某些实施例利用包括多个延迟级的延迟线。量测与彼些级中的一者相关联的延迟(每级延迟)。使用彼些延迟线级中的两者的输出产生所要宽度的脉冲，其中基于所量测的每级延迟来确定用于产生此脉冲的精确级。以此方式，最小的可产生脉冲宽度是基于延迟线的每级延迟(而不是输入时脉频率)，从而使得能够产生准确的小脉冲宽度，而无需功耗的快速输入时脉。

图1图示根据本揭示案的各种实施例的示例性宽度可控脉冲产生器。宽度可控脉冲产生器102利用延迟线104以使用脉冲产生电路108产生脉冲输出106。在实施例中，脉冲输出宽度总是相同并预程序化至脉冲产生电路108中。在其他实施例中，所要脉冲宽度为可控的(例如，经由至脉冲产生电路108的输入)，且可在宽度可控脉冲产生器102的操作期间在运作中受控制。

实施例中的延迟线104由串联连接的多个延迟级(例如，缓冲级)构成。来自彼些级中的每一者的输出可经由分接线而可用于脉冲产生电路108。选定延迟线104级中的两者的输出，以产生具有所要宽度的脉冲输出106，其中对不同级的选择导致不同宽度的脉冲，其中在一些实施例中，脉冲产生电路108利用由每级延迟计算电路110所确定的每级延迟。

图2图示根据本揭示案的各种实施例的用于基于延迟线的两个选定级的输出产生脉冲输出的示例性电路。延迟线104由诸多级(例如，以三角形表示的缓冲电路，其中每一级具有相关联的分接线，可自此分接线单独地存取每一级的输出)构成。经由两个多工器(mux1,mux2)来存取选定级的输出，并将其提供至sr(设定-重设)正反器(在此实例中其包括如所图示连接的两个或非门)，作为输入dr及ds，以便产生如图3中所图示的脉冲输出。

通过选择来自不同级的输出(例如，相隔1级的输出，相隔3级的输出，相隔8级的输出)，脉冲产生电路108可选择性地控制所产生脉冲的宽度。图3图示根据本揭示案的各种实施例的脉冲产生电路108的信号的示例性时序图。在图3的实例中，将延迟线的第一级的分接输出提供至sr正反器的dr输入，且将延迟线的第二级的分接输出提供至sr正反器的ds输入。对应地，sr正反器输出脉冲(pwg_out)，此脉冲具有与dr及ds输入的上升沿之间的时间差相关联的宽度。通过为ds输入选择不同级的分接线(例如，使用图2中所图示的mux2)，将具有不同宽度的脉冲输出为pwg_out。举例而言，若后一级被分接且输出至ds，则dr及ds的上升沿之间的时间将较长，从而导致pwg_out的较宽脉冲输出。以此方式，由脉冲产生电路108产生的脉冲的宽度可在运作中改变，诸如，基于由脉冲产生电路108接收到的控制信号。

用以产生输出脉冲的延迟线受输入时脉(fref)控制。如本文中进一步论述，此时脉信号(有时在本文中称作第二时脉输入)可实施为具有基于需要产生的频率脉冲来选择的频率的相对慢的时脉(例如，50mhz)，其中可经由延迟线级的输出的分接对在fref时脉的每个循环产生介于1个与(延迟线级/2)个之间的脉冲。第二时脉频率仅限制可产生脉冲的速度，而不限制脉冲的宽度，脉冲的宽度取决于与延迟线的各级相关联的延迟而不是fref频率。此提供了实质性功率节省的可能。

返回参考图1，由于可基于延迟线104的每级延迟来控制脉冲输出的宽度，因此具有对每级延迟的准确量测可能是有益的。实务上，每级延迟可能会基于制造制程差异、较大电路中的位置(例如，寄生电容)、温度等而与其设计不同。由于使用间隔n个级的级的上升沿输出中的差来产生脉冲，因此每级延迟准确度的误差可能导致所产生的脉冲宽度的复合误差(例如，每级延迟准确度的x秒误差可导致与所要脉冲宽度的n*x偏差)。

在实施例中，一旦宽度可控脉冲产生器102初始化，便可量测、确定或计算每级延迟。每级延迟可基于与提供脉冲输出106的延迟线104或与类似于延迟线104(例如，具有与延迟线104相同或类似的级，具有与延迟线104相同或类似的级数)的复制延迟线(图1中未示出)的相互作用来确定。在一些实施例中，使用第一时脉输入来确定每级延迟，其中在一些情况下，第一时脉输入是相对于第二时脉输入的快速时脉(例如，4ghz、5ghz、比此第二时脉输入快10倍、快20倍、快50倍、快100倍)，此第二时脉输入用于在操作期间(亦即，在初始化阶段之后在确定每级延迟时)产生脉冲。在知晓由每级延迟计算电路110确定的每级延迟的情况下，脉冲产生电路108可选择来自延迟线的合适级的输出，以产生具有所要宽度的脉冲输出。

图4图示根据本揭示案的各种实施例的利用复制延迟线412来确定每级延迟的示例性宽度可控脉冲产生器102。虽然不同延迟线在每级延迟上将具有一定量值的差异，但通常而言，对于使用共同制造制程(例如，其将具有类似制程，经历类似的寄生电容，经历类似的温度)彼此靠近定位的延迟线而言，差异会小。因此，复制延迟线412处的经量测每级延迟可用作延迟线104的每级延迟的代理。在图4的实例中，使用快速的第一时脉输入来控制复制延迟线412，其中根据取样时脉输入(例如，100mhz、50mhz)对复制延迟线412的最后一级的输出进行取样。

可以多种方式来计算每级延迟。举例而言，可确定第一时脉输入的上升沿与复制延迟线412的输出的对应上升沿之间的时间差，并将其除以复制延迟线412的级的数目。但，诸如工作循环比(例如，第一时脉输入与取样时脉输入的工作循环比)的变化的因素可能导致使用此方法的不准确性。

图5图示根据本揭示案的各种实施例的使用时间与数字转换器及周期级计算器来确定每级延迟的示例性宽度可控脉冲产生器。图5的实例实施例执行对每级延迟的量测(例如，在电路初始化时执行一次)。接着，利用彼量测结果以调谐脉冲输出(pwg_out)的产生，以提供准确的、为所要宽度的脉冲，其中彼宽度在一些实施例中为可控的(例如，根据基于所要的pulsewidth参数的pwc信号设定)。图5的脉冲产生器500包括脉冲产生电路502，此脉冲产生电路502用以使用延迟线504、脉冲宽度限幅电路508及相位选择电路506产生脉冲输出(pwg_out)。延迟线504包括多个级，其各自将输入时脉信号(fref)延迟一段时间。在一个实施例中，此些级串联连接，使得延迟线504的每一级将fref时脉循环延迟一个每级延迟周期或更长时间。除了提供给延迟线504的下一级以外，延迟线504的每一级的输出还可由相位选择电路506存取。脉冲产生电路502使用由每级延迟计算电路510提供的每级延迟指示测量psc[n:0]，以根据pwc[m:0]选择来自延迟线504的特定级的分接的信号，以便产生所要宽度(pulsewidth)的脉冲。相位选择电路506根据基于所要脉冲宽度及延迟线504的每一级的每级延迟而设定的pwc[m:0]来存取延迟线504的级中两者的输出，并将彼些输出提供至脉冲宽度限幅电路508(例如，如图2中所图示的sr正反器)以产生脉冲输出(pwg_out)。

每级延迟计算电路510可用以以多种方式确定延迟线504的每级延迟。在一些实例中，每级延迟基于对延迟线504执行的量测来确定。在图5的实例中，每级延迟计算电路510基于针对复制延迟线512执行的操作及量测估计延迟线504的每级延迟。大体上类似于延迟线504(例如，基于延迟级的数目、延迟级的类型、在制造电路上的位置接近性中的一或更多者)的复制延迟线512提供了延迟线504的行为的良好指示符。当经由tdc_en及tdc_pd启用每级延迟计算时(例如，在电路初始化期间进行一次，在电路操作期间周期性地进行以确保准确的电路操作)，时间与数字转换器514使用第一时脉输入ckv_in来操作复制延迟线512。在一些实施例中，第一时脉明显比用以产生pwg_out处的脉冲的第二fref时脉信号快。举例而言，用于确定每级延迟的第一时脉信号(ckv_in)可能比第二时脉输入(fref)操作快10倍、快20倍、快50倍、快100倍，其中在一个实例中，第一时脉信号以4ghz至5ghz操作，而第二时脉信号以50mhz操作。时间与数字转换器514对使用第一时脉信号(ckv_in)操作的复制延迟线512的输出取样，其中根据取样时脉频率来取得样本，此取样时脉频率在图5的实例中为用以在产生脉冲输出(pwg_out)时操作延迟线504的第二时脉信号(fref)。在其他实例中，具有不同(例如，更快)时脉信号的不同时脉信号可用于在时间与数字转换器514处取样。来自时间与数字转换器514的样本在周期级计算器516处经处理以确定量度，该量度指示在产生脉冲输出(pwg_out)时转移至相位选择电路506并由相位选择电路506使用的每级延迟(psc[n:0])。

图6图示根据本揭示案的各种实施例的示例性时间与数字转换器。时间与数字转换器514通过为复制延迟线512提供第一时脉信号ckv_in来操作此复制延迟线512。第一取样电路602提供取样阵列的第一位元(q0)，在ckv_in信号到达复制延迟线512之前基于ckv_in信号将取样阵列提供给周期级计算器516。后续取样电路(例如，与来自复制延迟线512的每一级的分接输出相关联的取样电路直至与最后一级相关联的最终取样电路604)提供取样阵列的后续位元(q1-qn)，此取样阵列受取样时脉输入(fref)控制。

图7图示根据本揭示案的各种实施例的由时间与数字转换器产生的示例性取样阵列。取样时脉fref的上升沿被用作用于对复制延迟线的每一级的状态取样的触发器。将彼些样本表示为取样阵列的q0至qn，取样阵列经提供至周期级计算器516。周期级计算器516确定复制延迟线512的与取样阵列的循环相关联的级数。图8图示根据本揭示案的各种实施例的取样阵列的循环的不同实例定义，其中上升至上升循环(亦即，通过采样阵列中自0-1过渡至后一个0-1过渡来表示)或下降至下降周期提供对每级延迟的最准确量测。可利用上升至下降循环(亦即，通过自0-1至下一个1-0过渡来表示)，但工作循环比变化会在每级计算中引入不准确性。

使用图7的实例中的上升至上升循环，需要八个复制延迟线级输出s1至s8，用于对阵列q进行取样，以自0-1过渡回1-0并接着再次自0-1过渡(亦即，psc[n:0]＝8)。将psc值提供至相位选择电路506，此相位选择电路506根据下式来计算每级延迟：

tstage＝(1/频率(ckvin))/psc[n:0]

相位选择电路506接着基于每级延迟tstage及控制信号pwc所要求的所要脉冲宽度pulsewidthpwg_out来存取延迟线504的两个特定级的输出。在一个实例中，pwc为用以在与延迟线504级相关联的值中具有1的阵列，此延迟线504级经选择为脉冲宽度限幅电路508的一个输入以及第一级的第0级作为脉冲宽度限幅电路508的第二输入。在一个实施例中，根据下式来确定将以1填充的pwc阵列值：

pwc[m:0]＝pulsewidthpwg_out/((1/频率(ckvin))/psc[n:0])。

如上所述，可使用延迟线及用于估计每级延迟的复制延迟线来操作用于产生脉冲输出的电路。在一些实施例中，可使用用以产生脉冲输出的同一延迟线来确定每级延迟。图9图示用于产生使用单个延迟线的脉冲输出的示例性电路902。在每级延迟计算阶段期间，延迟线904使用第一(例如，快速)时脉输入进行操作，其中根据取样时脉输入(例如，如以上参考图5所述的第二时脉输入或单独的取样时脉)对延迟线的级的输出取样，并将其提供给每级延迟计算电路906。每级延迟计算电路906计算代表延迟线904的每级延迟的量度，并将彼量度(例如，psc[n:0])提供至脉冲产生电路908。脉冲产生电路908使用此量度及所要脉冲宽度以选择自其至分接输出的级，以便在操作期间(例如，第一与第五级；第零(在任何级之前)与第七级)产生脉冲输出。脉冲产生电路908存取选定级的输出，且使用彼些输出以产生脉冲输出(例如，通过将两个选定级的输出提供给如上所述的sr正反器)。

在某些实施例中，可产生具有大体上等于延迟线504的每级延迟的宽度的脉冲，其中此脉冲的宽度并不取决于第二时脉信号。第二时脉信号频率仅指示可多久产生一次彼宽度的脉冲(例如，每第二时脉信号周期进行1至n次，其中n取决于延迟线中可用级的数目)。

图10为产生具有可控脉冲宽度的脉冲输出的示例性方法的流程图，此示例性方法包括存取具有多个级的延迟线。在1002方块处，存取具有多个级的延迟线。在1004方块处，基于由第一时脉输入产生的延迟线输出来确定延迟线的每级延迟。在1006方块处，基于每级延迟，通过向延迟线提供第二时脉输入而使用延迟线产生脉冲输出，第二时脉输入具有比第一时脉输入低的频率。

使用如本文所述的各种电路及配置可提供诸多优势。举例而言，当pll以分数n模式操作时，由于消除了pll内振荡器所产生的相位杂讯，因此抖动效能得以提高。因为重新对准以分数n模式起作用，所以在分数n模式与整数n模式之间的切换操作变得容易。

在一个实施例中，一种用于产生具有可控脉冲宽度的脉冲输出的电路包括具有多个级的延迟线。每级延迟计算电路为用以使用第一时脉输入来确定延迟线的每级延迟的电路。脉冲产生电路用以基于每级延迟使用第二时脉输入而使用延迟线产生脉冲输出，第二时脉输入具有比第一时脉输入低的频率。在一实施例中，其特征在于，其中用以产生脉冲输出的第二时脉输入的频率大体上低于用以确定每级延迟的第一时脉频率的频率。在一实施例中，其特征在于，其中第二时脉频率比第一时脉频率低10％。在一实施例中，其特征在于，电路进一步包括一复制延迟线具有大体上类似于延迟线的多个级；其中每级延迟计算电路基于复制延迟线接收第一时脉输入的操作来确定延迟线的每级延迟。在一实施例中，其特征在于，其中每级延迟计算电路在确定延迟线的每级延迟时不控制延迟线。在一实施例中，其特征在于，其中每级延迟计算电路使用第一时脉输入及一取样时脉输入来确定每级延迟。在一实施例中，其特征在于，其中每级延迟计算电路包括一时间与数字转换器及一周期级计算器。时间与数字转换器用以根据取样时脉输入来取样复制延迟线的一输出；以及周期级计算器用以使用复制延迟线的取样输出以确定多个取样时脉周期的一数目在复制延迟线的取样输出的一循环内。在一实施例中，其特征在于，其中基于上述取样时脉周期的已确定数目及第一时脉输入的频率来确定每级延迟；以及其中取样时脉输入频率与第二时脉输入的一频率大体上相同。在一实施例中，其特征在于，其中复制延迟线具有与延迟线的上述级的一相同数目。在一实施例中，其特征在于，其中脉冲产生电路基于每级延迟及一选定脉冲宽度选择性地存取延迟线的上述级中的两者的多个输出，以产生脉冲输出。在一实施例中，其特征在于，电路进一步包括一sr正反器接收两个级的上述输出并产生脉冲输出。在一实施例中，其特征在于，其中电路用以在电路的每次初始化时恰好确定每级延迟一次。

在另一实施例中，一种产生具有可控脉冲宽度的脉冲输出的方法包括存取具有多个级的延迟线。基于由第一时脉输入产生的延迟线输出来确定延迟线的每级延迟。基于每级延迟，通过向延迟线提供第二时脉输入而使用延迟线产生脉冲输出，第二时脉输入具有比第一时脉输入低的频率。在一实施例中，其特征在于，其中确定延迟线的每级延迟包括：将第一时脉输入提供至一复制延迟线，复制延迟线具有大体上类似于延迟线的多个级；其中延迟线的每级延迟是基于复制延迟线接收第一时脉输入的操作。在一实施例中，其特征在于，其中确定延迟线的每级延迟进一步包括：使用一取样时脉输入对复制延迟线的一输出取样。在一实施例中，其特征在于，其中确定延迟线的每级延迟进一步包括：使用取样时脉输入对受第一时脉输入控制的复制延迟线的一输出取样；确定多个取样时脉周期的一数目在复制延迟线的取样输出的一循环内。在一实施例中，其特征在于，其中基于上述取样时脉周期的已确定数目及第一时脉输入的频率来确定每级延迟。在一实施例中，其特征在于，其中产生脉冲输出包括：基于每级延迟及一选定脉冲宽度选择性地存取延迟线的上述级中的两者的多个输出，以产生脉冲输出。在一实施例中，其特征在于，其中基于一选定脉冲输出宽度及每级延迟来选择两个级。

在另一实施例中，一种用于产生具有可控时长的脉冲宽度的脉冲输出的电路包括具有多个级的延迟线，以及具有与延迟线相同数目个级的复制延迟线，此些复制延迟线级为与延迟线的彼些级相同的类型。每级延迟计算电路用以基于复制延迟线使用第一时脉输入的操作来确定延迟线的每级延迟，且脉冲产生电路用以使用第二时脉输入基于每级延迟而使用延迟线产生脉冲输出。

前文概述了若干实施例的特征，使得熟悉此项技术者可较佳理解本揭示案的态样。熟悉此项技术者应了解，他们可容易地使用本揭示案作为设计或修改用于实现相同目的及/或达成本文中所介绍的实施例的相同优势的其它制程及结构的基础。熟悉此项技术者亦应认识到，此些等效构造不脱离本揭示案的精神及范畴，且他们可在不脱离本揭示案的精神及范畴的情况下在本文进行各种改变、代替及替换。