一种基于耦合谐振的半导体射频单刀单掷开关

本发明涉及一种基于耦合谐振的半导体射频单刀单掷开关，属于射频集成电路技术领域。

背景技术：

射频单刀单掷开关是一种控制电路，广泛应用于射频集成电路之中。基于场效应管的开关，由于栅极电流小，因此具有低功耗的优点。描述单刀单掷开关的主要技术指标有：1）工作带宽；2）导通时插入损耗；3）断开时的隔离度；4）芯片尺寸；5）带内阻抗匹配；6）功率容量。公开的单刀单掷开关，依照其电路设计原理的不同，有以下几种：

1）申请号为cn202010281247.0的中国专利公开了一种基于变压器的单刀单掷开关，采用四分之一波长传输线，将第二开关晶体管导通时的小的导通电阻转换为一个高的实阻抗。此外，通过将变压器的主线圈与次线圈分别和两个晶体管并联，形成一个宽带匹配网络。由于采用了四分之一波长传输线，该结构的开关的结构尺寸较大，会提高半导体芯片的加工成本。

2）期刊t-mtt2016年第9期公开一篇题为“ingaasmmicspstswitchbasedonhpf/lpfswitchingconceptwithperiodicstructure”的论文，作者为hiroshimizutani，ryoishikawa，kazuhikohonjo，其中公开一种基于高通/低通拓扑的单刀单掷开关，并设计一款三阶0-6ghz单刀单掷开关，在导通状态下可以等效为低通滤波器，在断开状态下近似于高通滤波器。高通/低通网络可以在微波频段实现低损耗和高隔离，但从原理上不适用于毫米波频段。

3）期刊mwcl2020年第2期公开一篇题为“low-lossmillimeter-wavespdtswitchmmicsinametamorphichemttechnology”的论文，作者为fabianthome，arnulfleuther，oliverambacher，所公开的新型单刀双掷开关有两个枝节，每个枝节均包含一个并联晶体管，通过采用四分之一波长传输线来实现高阻抗。此外，在每个晶体管并联一个短路传输线，从而改善导通状态下的阻抗匹配。由于采用了一对四分之一波长传输线，该结构的开关占据1.5平方毫米的芯片面积，尺寸偏大。

综上所述，公开的单刀单掷开关在以下方面有待提高：1）高频性能差，特别毫米波频段；2）多数开关采用四分之一波长传输线，开关芯片尺寸较大；3）导通时插入损耗大，在毫米波频段普遍大于1.5db。

技术实现要素：

本发明所要解决的技术问题是克服现有技术的缺陷，提供一种基于耦合谐振的半导体射频单刀单掷开关，可以在移除四分之一波长传输线的基础上，在毫米波频段实现宽带匹配，进而实现小型化低损耗的射频单刀单掷开关。

为达到上述目的，本发明提供一种基于耦合谐振的半导体射频单刀单掷开关，包括第一射频端口p1、第二射频端口p2、n个直流端口vgn、至少n+1个耦合电感和n个谐振单元，n为大于1自然数；n个谐振单元均由晶体管与补偿电感并联构成，其中，晶体管的漏极接地且晶体管的源极电连接补偿电感的一端，或者晶体管的源极接地且晶体管的漏极电连接补偿电感的一端，补偿电感另一端接地；

第一射频端口p1和第二射频端口p2之间电连接有n+1个耦合电感和n个谐振单元，第一射频端口p1和谐振单元之间电连接有一个耦合电感，第二射频端口p2和谐振单元之间电连接有一个耦合电感，谐振单元之间电连接有耦合电感；谐振单元中的晶体管的栅极均电连接直流端口vgn。

优先地，包括第一直流端口vg1、第二直流端口vg2、输入耦合电感101、级间耦合电感112、输出耦合电感123、第一谐振单元1及第二谐振单元2；

第一谐振单元1包括第一晶体管201、第一栅极电阻204、第一接地端口gnd1、第二接地端口gnd2、第一补偿电感202和第二补偿电感203，第一射频端口p1、输入耦合电感101、第一补偿电感202、第二补偿电感203和第二接地端口gnd2依次串联，第一栅极电阻204两端分别与第一直流端口vg1和第一晶体管201的栅极相连；输入耦合电感101与第一补偿电感202连接电线上的任意一点为节点a，第一晶体管201的漏极与第一接地端口gnd1相连且第一晶体管201的源极与节点a相连，或者第一晶体管201的源极与第一接地端口gnd1相连且第一晶体管201的漏极与节点a相连；第一补偿电感202与第二补偿电感203之间连接线并联级间耦合电感112的一端；

第二谐振单元2包括第一晶体管301、第一栅极电阻304、第三接地端口gnd3、第四接地端口gnd4、第三补偿电感302和第四补偿电感303，第二射频端口p2、输出耦合电感123、第三补偿电感302、第四补偿电感303和第四接地端口gnd4依次串联，第二栅极电阻304两端分别与第二直流端口vg2和第二晶体管301的栅极相连；输出耦合电感123与第三补偿电感302的连接电线上的任意一点为节点b，第二晶体管301的漏极与第三接地端口gnd3相连且第二晶体管301源极与节点b相连，或者第二晶体管301源极与第三接地端口gnd3相连且第二晶体管301的漏极与节点b相连；第三补偿电感302和第四补偿电感303之间连接线并联级间耦合电感112的另一端。

优先地，包括第一直流端口vg1、第二直流端口vg2、输入耦合电感101、级间耦合电感112、输出耦合电感123、第一谐振单元1及第二谐振单元2；

第一谐振单元1包括第一晶体管201、第一栅极电阻204、第一接地端口gnd5、第一补偿电感202和第二补偿电感203，第一射频端口p1、输入耦合电感101、第一补偿电感202、第二补偿电感203和第二接地端口gnd5依次串联，第一栅极电阻204两端分别与第一直流端口vg1和第一晶体管201的栅极相连；输入耦合电感101与第一补偿电感202连接电线上的任意一点为节点a，第一晶体管201的漏极与第一接地端口gnd5相连且第一晶体管201的源极与节点a相连，或者第一晶体管201的源极与第一接地端口gnd5相连且第一晶体管201的漏极与节点a相连；第一补偿电感202与第二补偿电感203之间连接线并联级间耦合电感112的一端；

第二谐振单元2包括第一晶体管301、第一栅极电阻304、第三接地端口gnd6、第三补偿电感302和第四补偿电感303，第二射频端口p2、输出耦合电感123、第三补偿电感302、第四补偿电感303和第四接地端口gnd6依次串联，第二栅极电阻304两端分别与第二直流端口vg2和第二晶体管301的栅极相连；输出耦合电感123与第三补偿电感302的连接电线上的任意一点为节点b，第二晶体管301的漏极与第三接地端口gnd6相连且第二晶体管301源极与节点b相连，或者第二晶体管301源极与第三接地端口gnd6相连且第二晶体管301的漏极与节点b相连；第三补偿电感302和第四补偿电感303之间连接线并联级间耦合电感112的另一端。

优先地，包括第一隔直电容101c和第二隔直电容123c，第一射频端口p1、第一隔直电容101c、输入耦合电感101、第一补偿电感202、第二补偿电感203和第二接地端口gnd2依次串联，第二射频端口p2、第二隔直电容123c、输出耦合电感123、第三补偿电感302、第四补偿电感303和第四接地端口gnd4依次串联。

优先地，包括第一直流端口vg1、第二直流端口vg2、输入耦合电感101、级间耦合电感112、输出耦合电感123、第一谐振单元1及第二谐振单元2；

第一谐振单元1包括第一晶体管201、第一栅极电阻204、第一接地端口gnd1、第二接地端口gnd2和第二补偿电感203，第一射频端口p1、输入耦合电感101、第二补偿电感203和第二接地端口gnd2依次串联，第一栅极电阻204两端分别与第一直流端口vg1和第一晶体管201的栅极相连；输入耦合电感101与第二补偿电感203连接电线上的任意一点为节点c，第一晶体管201的漏极与第一接地端口gnd1相连且第一晶体管201的源极与节点c相连，或者第一晶体管201的源极与第一接地端口gnd1相连且第一晶体管201的漏极与节点c相连；节点c电连接级间耦合电感112的一端；

第二谐振单元2包括第一晶体管301、第一栅极电阻304、第三接地端口gnd3、第四接地端口gnd4和第四补偿电感303，第二射频端口p2、输出耦合电感123、第四补偿电感303和第四接地端口gnd4依次串联，第二栅极电阻304两端分别与第二直流端口vg2和第二晶体管301的栅极相连；输出耦合电感123与第一晶体管301的连接电线上的任意一点为节点d，第二晶体管301的漏极与第三接地端口gnd3相连且第二晶体管301源极与节点d相连，或者第二晶体管301源极与第三接地端口gnd3相连且第二晶体管301的漏极与节点d相连；节点d电连接级间耦合电感112的另一端。

优先地，包括第一直流端口vg1、第二直流端口vg2、第一直流端口vg3、第一直流端口vg4、输入耦合电感101、第一级间耦合电感112、第二级间耦合电感123、第三级间耦合电感134、输出耦合电感145、第一谐振单元1、第二谐振单元2、第三谐振单元3和第四谐振单元4；第一射频端口p1、输入耦合电感101、第一谐振单元1、第一级间耦合电感112、第二谐振单元2、第二级间耦合电感123、第三谐振单元3、第三级间耦合电感134、第四谐振单元4、输出耦合电感145和第二射频端口p2依次串联；

第一谐振单元1包括第一晶体管201、第一栅极电阻204、第一接地端口gnd1、第二接地端口gnd2、第一补偿电感202和第二补偿电感203，第一射频端口p1、输入耦合电感101、第一补偿电感202、第二补偿电感203和第二接地端口gnd2依次串联，第一栅极电阻204两端分别与第一直流端口vg1和第一晶体管201的栅极相连；输入耦合电感101与第一补偿电感202连接电线上的任意一点为节点a，第一晶体管201的漏极与第一接地端口gnd1相连且第一晶体管201的源极与节点a相连，或者第一晶体管201的源极与第一接地端口gnd1相连且第一晶体管201的漏极与节点a相连；第一补偿电感202与第二补偿电感203之间连接线并联第一级间耦合电感112的一端；

第二谐振单元2包括第一晶体管301、第一栅极电阻304、第三接地端口gnd3、第四接地端口gnd4、第三补偿电感302和第四补偿电感303，第一级间耦合电感112的另一端、第四补偿电感303和第四接地端口gnd4依次串联，第二栅极电阻304两端分别与第二直流端口vg2和第二晶体管301的栅极相连；第一级间耦合电感112的另一端与第四补偿电感303的连接电线上的任意一点为节点b，第二晶体管301的漏极与第三接地端口gnd3相连且第二晶体管301源极、第三补偿电感302与节点b串联，或者第二晶体管301源极与第三接地端口gnd3相连且第二晶体管301的漏极、第三补偿电感302与节点b串联；节点b电连接第二级间耦合电感123的一端；

第三谐振单元3包括第三晶体管401、第三栅极电阻404、第五接地端口gnd5、第六接地端口gnd6、第五补偿电感402和第六补偿电感403，第二级间耦合电感123的另一端、第六补偿电感403和第六接地端口gnd6依次串联，第三栅极电阻404两端分别与第三直流端口vg3和第三晶体管401的栅极相连；第二级间耦合电感123的另一端与第六补偿电感403的连接电线上的任意一点为节点c，第三晶体管401的漏极与第五接地端口gnd5相连且第三晶体管401源极、第三补偿电感402与节点c串联，或者第三晶体管401源极与第五接地端口gnd5相连且第三晶体管401的漏极、第五补偿电感402与节点c串联；节点c电连接第三级间耦合电感134的一端；

第四谐振单元4包括第四晶体管501、第四栅极电阻504、第七接地端口gnd7、第八接地端口gnd8、第七补偿电感502和第八补偿电感503，第二射频端口p2、输出耦合电感145、第七补偿电感502、第八补偿电感503和第八接地端口gnd8依次串联，第三级间耦合电感134的另一端电连接第七补偿电感502和第八补偿电感503之间连接电线，第四栅极电阻504两端分别与第四直流端口vg4和第四晶体管501的栅极相连；输出耦合电感145与第七补偿电感502连接电线上的任意一点为节点d，第四晶体管501的漏极与第七接地端口gnd7相连且第四晶体管501的源极与节点d相连，或者第四晶体管501的源极与第七接地端口gnd7相连且第四晶体管501的漏极与节点d相连。

优先地，第一晶体管201和第二晶体管301均包含栅极、源极和漏极，采用场效应晶体管、高电子迁移率晶体管、mhemp或phemt晶体管；输入耦合电感101、级间耦合电感112、输出耦合电感123、第二补偿电感203和第四补偿电感303均为微带线电感、带状线电感或螺线电感。

优先地，第一补偿电感202和第三补偿电感302为微带线电感、带状线电感或螺线电感。

优先地，第一接地端口gnd1、第二接地端口gnd2、第三接地端口gnd3和第四接地端口gnd4为金属化接地通孔，包含微弱的寄生效应。

优先地，包括第四级间耦合电感105和第五级间耦合电感114，第四级间耦合电感105的一端电连接第一射频端口p1，第四级间耦合电感105的另一端电连接第二射频端口p2，第五级间耦合电感114一端电连接第一补偿电感202与第二补偿电感203之间连接线，第五级间耦合电感114另一端电连接第七补偿电感502和第八补偿电感503之间连接电线。

本发明所达到的有益效果：

1）本发明通过提出一种耦合谐振式拓扑，可以实现宽带匹配，特别适用于毫米波频段；

2）通过移除传统的四分之一波长传输线，本发明所设计的半导体射频开关具有较小的芯片尺寸，普遍小于0.5平方毫米；

3）所述射频开关可以在毫米波频段实现优于-20db的带内回波损耗,并且移除冗余的四分之一波长传输线，因此导通状态下传输线损耗低，最小插入损耗小于1.5db。

附图说明

图1是本发明中实施例一的电路图；

图2是本发明中实施例二的电路图；

图3是本发明中实施例二的散射参数与频率关系的仿真曲线图；

图4为本发明实施例三的电路图；

图5为本发明实施例四的电路图；

图6为本发明实施例五的电路图；

图7为本发明实施例六的电路图；

图8为本发明实施例六的散射参数与频率关系的仿真曲线图；

图9为本发明实施例七的电路图。

具体实施方式

以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。若在本发明中涉及“第一”、“第二”等的描述，则其仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

实施例一

一种基于耦合谐振的半导体射频单刀单掷开关，包括第一射频端口p1、第二射频端口p2、n个直流端口vgn、至少n+1个耦合电感和n个谐振单元，n为大于1自然数；n个谐振单元均由晶体管与补偿电感并联构成，其中，晶体管的漏极接地且晶体管的源极电连接补偿电感的一端，或者晶体管的源极接地且晶体管的漏极电连接补偿电感的一端，补偿电感另一端接地；

第一射频端口p1和第二射频端口p2之间电连接有n+1个耦合电感和n个谐振单元，第一射频端口p1和谐振单元之间电连接有一个耦合电感，第二射频端口p2和谐振单元之间电连接有一个耦合电感，谐振单元之间电连接有耦合电感；谐振单元中的晶体管的栅极均电连接直流端口vgn。

第一晶体管201和第二晶体管301包含栅极、源极和漏极，依据不同半导体工艺，可具体为场效应晶体管（fieldeffecttransistor,fet）、高电子迁移率晶体管（highelectronmobilitytransition），hemt、mhemp及phemt等晶体管。所述第一晶体管201和第二晶体管301根据工艺的不同，其导通与关断时控制电压的数值也不同，因此第一直流端口vg1和第二直流端口vg2上加载的控制电压根据所述第一晶体管201和第二晶体管301的工艺合理选取。

所述输入耦合电感101、级间耦合电感102、输出耦合电感103、第一～第四补偿电感202、203、302、303依据不同工艺，可具体由微带线、带状线、螺线电感实现；所述第一～第四接地端口gnd1、gnd2、gnd3、gnd4依据不同工艺，具体为该工艺下的金属化接地通孔，包含微弱的寄生效应。当第一和第三补偿电感202、302电感值增大时，为保证单刀单掷开关导通时的阻抗匹配，级间耦合电感102电感值需要减小。

实施例二

进一步地，如图2所示，本实施例中包括第一直流端口vg1、第二直流端口vg2、输入耦合电感101、级间耦合电感112、输出耦合电感123、第一谐振单元1及第二谐振单元2；

第一谐振单元1包括第一晶体管201、第一栅极电阻204、第一接地端口gnd1、第二接地端口gnd2、第一补偿电感202和第二补偿电感203，第一射频端口p1、输入耦合电感101、第一补偿电感202、第二补偿电感203和第二接地端口gnd2依次串联，第一栅极电阻204两端分别与第一直流端口vg1和第一晶体管201的栅极相连；输入耦合电感101与第一补偿电感202连接电线上的任意一点为节点a，第一晶体管201的漏极与第一接地端口gnd1相连且第一晶体管201的源极与节点a相连，或者第一晶体管201的源极与第一接地端口gnd1相连且第一晶体管201的漏极与节点a相连；第一补偿电感202与第二补偿电感203之间连接线并联级间耦合电感112的一端；

第二谐振单元2包括第一晶体管301、第一栅极电阻304、第三接地端口gnd3、第四接地端口gnd4、第三补偿电感302和第四补偿电感303，第二射频端口p2、输出耦合电感123、第三补偿电感302、第四补偿电感303和第四接地端口gnd4依次串联，第二栅极电阻304两端分别与第二直流端口vg2和第二晶体管301的栅极相连；输出耦合电感123与第三补偿电感302的连接电线上的任意一点为节点b，第二晶体管301的漏极与第三接地端口gnd3相连且第二晶体管301源极与节点b相连，或者第二晶体管301源极与第三接地端口gnd3相连且第二晶体管301的漏极与节点b相连；第三补偿电感302和第四补偿电感303之间连接线并联级间耦合电感112的另一端。

进一步地，本实施例中输入耦合电感101与输出耦合电感123的电感值相同，第一晶体管201栅长和第二晶体管301的栅长相同，第一晶体管201栅宽和第二晶体管301的栅宽相同，第二补偿电感203和第四补偿电感303的电感值相同。可实现单刀单掷开关导通状态下，回波损耗在带内有2个对称传输极点。

进一步地，本实施例中第一补偿电感202和第三补偿电感302的电感值相同。

所述单刀单掷开关，当第一～第二晶体管201、301呈断开状态时，所述单刀单掷开关导通；当第一～第二晶体管201、301呈导通状态时，所述单刀单掷开关断开。

本实施例中采用硅基氮化镓工艺，所述第一～第二晶体管201、301为hemt晶体管，当第一～第二直流端口vg1、vg2上加载的控制电压大于-0.1v时，第一～第二晶体管201、301导通，此时单刀单掷开关断开；当第一～第二直流端口vg1、vg2上加载的控制电压小于-5v时，第一～第二晶体管201、301断开，此时单刀单掷开关导通。

所述输入耦合电感101、级间耦合电感102、输出耦合电感123、第一～第四补偿电感202、203、302、303由高阻抗微带线构成，其中第一补偿电感202和第三补偿电感302电感值均小于第二补偿电感203和第四补偿电感303。所述第一～第四接地端口gnd1、gnd2、gnd3、gnd4由金属化接地通孔实现，具有微小的电感效应。图3为本发明实施例的散射参数与频率关系的仿真曲线图。如图3所示，当单刀单掷开关处于断开状态下，在工作频段26ghz-34ghz内|s21|小于-32db，因此隔离度大于32db，从dc-80ghz,隔离度优于29db；当单刀单掷开关处于导通状态下，其散射参数曲线具有滤波特性，导通频带为26ghz-34ghz，最小插入损耗为1db，在通带内可以看到2个传输极点，通带回波损耗|s11|优于-20db。因此，本发明提供的基于耦合谐振的单刀单掷开关在毫米波频段具有出色的宽带匹配特性，导通时带内回波损耗优于-20db。此外，相较于以公开的单刀单掷开关，还具有低插入损耗和高隔离度的优势。本发明具有如下优点：

1通过提出一种耦合谐振式拓扑，可以实现宽带匹配，特别适用于毫米波频段；

2通过移除传统的四分之一波长传输线，本发明所设计的半导体射频开关具有较小的芯片尺寸，普遍小于0.5平方毫米；

3所述射频开关可以在毫米波频段实现优于-20db的带内回波损耗,并且移除冗余的四分之一波长传输线，因此导通状态下传输线损耗低，最小插入损耗小于1.5db。

实施例三

如图4所示，本实施例中包括第一直流端口vg1、第二直流端口vg2、输入耦合电感101、级间耦合电感112、输出耦合电感123、第一谐振单元1及第二谐振单元2；

第一谐振单元1包括第一晶体管201、第一栅极电阻204、第一接地端口gnd5、第一补偿电感202和第二补偿电感203，第一射频端口p1、输入耦合电感101、第一补偿电感202、第二补偿电感203和第二接地端口gnd5依次串联，第一栅极电阻204两端分别与第一直流端口vg1和第一晶体管201的栅极相连；输入耦合电感101与第一补偿电感202连接电线上的任意一点为节点a，第一晶体管201的漏极与第一接地端口gnd5相连且第一晶体管201的源极与节点a相连，或者第一晶体管201的源极与第一接地端口gnd5相连且第一晶体管201的漏极与节点a相连；第一补偿电感202与第二补偿电感203之间连接线并联级间耦合电感112的一端；

第二谐振单元2包括第一晶体管301、第一栅极电阻304、第三接地端口gnd6、第三补偿电感302和第四补偿电感303，第二射频端口p2、输出耦合电感123、第三补偿电感302、第四补偿电感303和第四接地端口gnd6依次串联，第二栅极电阻304两端分别与第二直流端口vg2和第二晶体管301的栅极相连；输出耦合电感123与第三补偿电感302的连接电线上的任意一点为节点b，第二晶体管301的漏极与第三接地端口gnd6相连且第二晶体管301源极与节点b相连，或者第二晶体管301源极与第三接地端口gnd6相连且第二晶体管301的漏极与节点b相连；第三补偿电感302和第四补偿电感303之间连接线并联级间耦合电感112的另一端。

基于实施例2，当晶体管与补偿电感共地时，本发明提供的基于耦合谐振的单刀单掷开关的电路示意图如图4所示。如图4所示，第一晶体管201和第二补偿电感203接地端共用一个第五接地端口gnd5，第二晶体管301和第四补偿电感303接地端共用一个第六接地端口gnd6。所述第五～第六接地端口gnd5、gnd6由金属化接地通孔实现，具有微小的电感效应。本实施例的其他部分与实施例2相同，两个接地端口共地对电路影响不大。因此，实施例3可作为实施例2的进一步改进。

实施例四

如图5所示，与实施例2不同的是，本实施例中包括第一隔直电容101c和第二隔直电容123c，第一射频端口p1、第一隔直电容101c、输入耦合电感101、第一补偿电感202、第二补偿电感203和第二接地端口gnd2依次串联，第二射频端口p2、第二隔直电容123c、输出耦合电感123、第三补偿电感302、第四补偿电感303和第四接地端口gnd4依次串联。

基于实施例2，当端口增加隔直电容时，本发明提供的单刀单掷开关的电路示意图如图5所示。其中，第一射频端口p1和输入耦合电感101之间增加第一隔直电容101c，第二射频端口p2和输出耦合电感103之间增加第二隔直电容103c，所述第一～第二隔直电容101c、103c依据半导体工艺不同，可具体为金属-绝缘体-金属（metal-insulator-metal）、金属-氧化物-金属（metal-oxide-metal）、交指型等电容器。

本实施例的其他部分与实施例2相同，可作为实施例2的进一步改进，增加第一～第二隔直电容101c、123c后，为保证阻抗匹配，输入耦合电感101和输出耦合电感123的电感值需要相对增大；除此以外，增加第一～第二隔直电容101c、123c对单刀单掷开关性能没有明显影响。

实施例五

如图6所示，本实施例中包括第一直流端口vg1、第二直流端口vg2、输入耦合电感101、级间耦合电感112、输出耦合电感123、第一谐振单元1及第二谐振单元2；

第一谐振单元1包括第一晶体管201、第一栅极电阻204、第一接地端口gnd1、第二接地端口gnd2和第二补偿电感203，第一射频端口p1、输入耦合电感101、第二补偿电感203和第二接地端口gnd2依次串联，第一栅极电阻204两端分别与第一直流端口vg1和第一晶体管201的栅极相连；输入耦合电感101与第二补偿电感203连接电线上的任意一点为节点c，第一晶体管201的漏极与第一接地端口gnd1相连且第一晶体管201的源极与节点c相连，或者第一晶体管201的源极与第一接地端口gnd1相连且第一晶体管201的漏极与节点c相连；节点c电连接级间耦合电感112的一端；

第二谐振单元2包括第一晶体管301、第一栅极电阻304、第三接地端口gnd3、第四接地端口gnd4和第四补偿电感303，第二射频端口p2、输出耦合电感123、第四补偿电感303和第四接地端口gnd4依次串联，第二栅极电阻304两端分别与第二直流端口vg2和第二晶体管301的栅极相连；输出耦合电感123与第一晶体管301的连接电线上的任意一点为节点d，第二晶体管301的漏极与第三接地端口gnd3相连且第二晶体管301源极与节点d相连，或者第二晶体管301源极与第三接地端口gnd3相连且第二晶体管301的漏极与节点d相连；节点d电连接级间耦合电感112的另一端。

实施例2中当第一和第三补偿电感202、302的电感值为0时，可以得到实施例5。如图5所示，第一和第三补偿电感202、302被移除，此时级间耦合电感102的两端分别与第一～第二晶体管201、301的源极或漏极相连。当第一和第三补偿电感202、302的电感值为0时，为保证单刀单掷开关导通时的阻抗匹配，级间耦合电感112的电感值需要增大。本实施例的其他部分与实施例2相同，作为实施例2的进一步改进。

当级间耦合电感112的电感值等于0nh时，相当于第一补偿电感202与第二补偿电感203之间的连接线电连接第三补偿电感302和第四补偿电感303之间的连接线，第二补偿电感203与第四补偿电感303并联；更进一步地，并联的第二补偿电感203与第四补偿电感303可进一步简化为一个耦合电感。

实施例六

如图6所示，本实施例中包括第一直流端口vg1、第二直流端口vg2、第一直流端口vg3、第一直流端口vg4、输入耦合电感101、第一级间耦合电感112、第二级间耦合电感123、第三级间耦合电感134、输出耦合电感145、第一谐振单元1、第二谐振单元2、第三谐振单元3和第四谐振单元4；第一射频端口p1、输入耦合电感101、第一谐振单元1、第一级间耦合电感112、第二谐振单元2、第二级间耦合电感123、第三谐振单元3、第三级间耦合电感134、第四谐振单元4、输出耦合电感145和第二射频端口p2依次串联；

第一谐振单元1包括第一晶体管201、第一栅极电阻204、第一接地端口gnd1、第二接地端口gnd2、第一补偿电感202和第二补偿电感203，第一射频端口p1、输入耦合电感101、第一补偿电感202、第二补偿电感203和第二接地端口gnd2依次串联，第一栅极电阻204两端分别与第一直流端口vg1和第一晶体管201的栅极相连；输入耦合电感101与第一补偿电感202连接电线上的任意一点为节点a，第一晶体管201的漏极与第一接地端口gnd1相连且第一晶体管201的源极与节点a相连，或者第一晶体管201的源极与第一接地端口gnd1相连且第一晶体管201的漏极与节点a相连；第一补偿电感202与第二补偿电感203之间连接线并联第一级间耦合电感112的一端；

第二谐振单元2包括第一晶体管301、第一栅极电阻304、第三接地端口gnd3、第四接地端口gnd4、第三补偿电感302和第四补偿电感303，第一级间耦合电感112的另一端、第四补偿电感303和第四接地端口gnd4依次串联，第二栅极电阻304两端分别与第二直流端口vg2和第二晶体管301的栅极相连；第一级间耦合电感112的另一端与第四补偿电感303的连接电线上的任意一点为节点b，第二晶体管301的漏极与第三接地端口gnd3相连且第二晶体管301源极、第三补偿电感302与节点b串联，或者第二晶体管301源极与第三接地端口gnd3相连且第二晶体管301的漏极、第三补偿电感302与节点b串联；节点b电连接第二级间耦合电感123的一端；

第三谐振单元3包括第三晶体管401、第三栅极电阻404、第五接地端口gnd5、第六接地端口gnd6、第五补偿电感402和第六补偿电感403，第二级间耦合电感123的另一端、第六补偿电感403和第六接地端口gnd6依次串联，第三栅极电阻404两端分别与第三直流端口vg3和第三晶体管401的栅极相连；第二级间耦合电感123的另一端与第六补偿电感403的连接电线上的任意一点为节点c，第三晶体管401的漏极与第五接地端口gnd5相连且第三晶体管401源极、第三补偿电感402与节点c串联，或者第三晶体管401源极与第五接地端口gnd5相连且第三晶体管401的漏极、第五补偿电感402与节点c串联；节点c电连接第三级间耦合电感134的一端；

第四谐振单元4包括第四晶体管501、第四栅极电阻504、第七接地端口gnd7、第八接地端口gnd8、第七补偿电感502和第八补偿电感503，第二射频端口p2、输出耦合电感145、第七补偿电感502、第八补偿电感503和第八接地端口gnd8依次串联，第三级间耦合电感134的另一端电连接第七补偿电感502和第八补偿电感503之间连接电线，第四栅极电阻504两端分别与第四直流端口vg4和第四晶体管501的栅极相连；输出耦合电感145与第七补偿电感502连接电线上的任意一点为节点d，第四晶体管501的漏极与第七接地端口gnd7相连且第四晶体管501的源极与节点d相连，或者第四晶体管501的源极与第七接地端口gnd7相连且第四晶体管501的漏极与节点d相连。

上述所有实施例中，第一射频端口p1、输入耦合电感101、级间耦合电感112、输出耦合电感123、第一级间耦合电感112、第二级间耦合电感123、第三级间耦合电感134、第一晶体管201、第一栅极电阻204、第一接地端口gnd1、第二接地端口gnd2、第一补偿电感202、第二补偿电感203、第一晶体管301、第一栅极电阻304、第三接地端口gnd3、第四接地端口gnd4、第三补偿电感302、第四补偿电感303、第三晶体管401、第三栅极电阻404、第五接地端口gnd5、第六接地端口gnd6、第五补偿电感202、第六补偿电感203、第四晶体管501、第四栅极电阻504、第七接地端口gnd7、第八接地端口gnd8、第七补偿电感502和第八补偿电感503上述部件在现有技术中可采用的具体实现结构很多，本领域技术人员可根据实际需求选用合适的实现结构，本实施例不再一一举例。

实施例1中提供的单刀单掷开关包含4个谐振单元时，可以得到实施例6。如图7所示，实施例6中的所述单刀单掷开关包含4个谐振单元，因此当该单刀单掷开关实现导通状态下最佳匹配时，其回波损耗在带内有4个传输极点。图8为本发明实施例6的散射参数与频率关系的仿真曲线图。如图8所示，当单刀单掷开关处于断开状态下，在工作频段24ghz-36ghz内|s21|小于-47db，因此隔离度大于47db，从dc-80ghz,隔离度优于38db；当单刀单掷开关处于导通状态下，其散射参数曲线具有滤波特性，导通频带为24ghz-36ghz，最小插入损耗为1.2db，在通带内可以看到4个传输极点，通带回波损耗|s11|优于-19db。因此，本发明提供的基于耦合谐振的单刀单掷开关在毫米波频段具有出色的宽带匹配特性，导通时带内回波损耗优于-19db。此外，相较于以公开的单刀单掷开关，还具有低插入损耗和高隔离度的优势。

实施例七

如图9所示，与实施例6不同的是，本实施例中还包括第四级间耦合电感105和第五级间耦合电感114，第四级间耦合电感105的一端电连接第一射频端口p1，第四级间耦合电感105的另一端电连接第二射频端口p2，第五级间耦合电感114一端电连接第一补偿电感202与第二补偿电感203之间连接线，第五级间耦合电感114另一端电连接第七补偿电感502和第八补偿电感503之间连接电线。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。