专利名称：信号输入电路的制作方法
技术领域：
本发明涉及根据交流输入信号的振幅大小，在交流输入信号上施加预定的信号处理的适宜的信号输入电路。
图4是示出现有的信号处理电路的电路框图。
图4中，电阻(1)(2)、(3)(4)、(5)(6)分别串联连接在电源Vdd和接地点之间，从该连接点产生直流电压V1、V2、V3(V2＞V1＞V3)。耦合电容器(7)连接到电阻(1)(2)的连接点上。即，交流输入信号Vin中只有交流部分通过耦合电容器(7)，成为以叠加到直流电压V1上的状态变化的信号。在比较器(8)的“-”(反相)端子上加入直流电压V2，“+”(同相)端子上加入叠加到直流电压V1上的交流输入信号Vin。另一方面，在比较器(9)的“+”端子上加入直流电压V3，“-”端子上加入叠加到直流电压V1上的交流输入信号Vin。即，直流电压V2和直流电压V3的电位差是滞后(hysterisis)的，通过比较器(8)(9)检测出交流输入信号Vin的大小是大于直流电压V2，或是小于直流电压V3，还是在直流电压V2和直流电压V3之间。RS触发器(10)的S(置位)端子连接到比较器(8)的输出上，R(复位)端子连接到比较器(9)的输出上。从而，当输入交流信号Vin的振幅大于直流电压V2时，比较器(8)的输出成为高电平，RS触发器(10)被置位，当交流输入信号Vin的振幅小于直流电压V3时，比较器(9)的输出成为高电平，RS触发器(10)被复位，当交流输入信号是直流电压V2和直流电压V3之间时，比较器(8)(9)的输出成为低电平，RS触发器(10)既不置位也不复位而保持原来的状态。例如，在交流输入信号Vin的振幅检测中使用直流电压V2和直流电压V3的电位差(滞后)。
图5是示出图4的工作的时序，例如，当RS触发器(10)的输出Vout是高电平时，即，RS触发器(10)被置位时，也就是交流输入信号Vin的振幅大于直流电压V2时，执行符合使用者意图的处理。
然而，由于比较器(8)(9)以及RS触发器(10)的构成元件数目多，因此，如果将现有的信号处理电路集成化，则存在芯片面积大的问题。
另外，由于以电阻(1)～(6)和构成比较器(8)(9)以及RS触发器(10)的MOS晶体管混合存在的形态构成现有的信号处理电路，电阻以及MOS晶体管的元件特性受到制造工艺以及外部因素等的影响分别呈现不同的离散性，因此存在RS触发器(10)的输出Vout以反映交流输入信号Vin的噪声等的不符合使用者意图的时序而变化的问题。
因此，本发明的目的在于提供能够减小芯片面积，能够使电路特性稳定的信号处理电路。
本发明是为解决上述问题而完成的，其特征在于具备具有不同的第1阈值电压以及第2阈值电压的输入电路；锁存上述输入电路的输出，使用此时的锁存输出将上述输入电路的阈值电压设定为上述第1或第2阈值电压的某一个的锁存电路；以及将上述输入电路的直流输入偏置到上述第1以及第2阈值电压的大致中间电压，将交流信号叠加到上述大致中间电压上并加到上述输入电路上的偏置电路。
另外，其特征在于设置使上述输入电路的贯通电流停止的第1控制晶体管，用共同的信号控制上述锁存电路的锁存工作和上述第1控制晶体管的通断工作。另外，其特征还在于设置使上述偏置电路的贯通电流停止的第2控制晶体管，控制上述第2控制晶体管的通断工作，使其在上述输入电路的贯通电流停止以后停止上述偏置电路的贯通电流。
另外，其特征还在于上述偏置电路是与上述输入电路的构成元件中除滞后设定元件之外的CMOS反相器结构相同的第1CMOS反相器，在将上述第1CMOS反相器的输入输出端短路的同时，与上述输入电路的输入端连接。
另外，其特征还在于上述偏置电路是将与上述输入电路的构成元件中除滞后设定元件之外的CMOS反相器结构相同的第1CMOS反相器以及第2CMOS反相器串联连接的电路，在将上述第1CMOS反相器的输入输出端短路的同时，与上述第2CMOS反相器的输入端连接，而且，上述第2CMOS反相器的输出端与上述输入电路的输入端连接。
图1是示出本发明的信号输入电路一个实施例的电路框图。
图2示出图1的工作的时序。
图3是示出本发明的信号输入电路其它实施例的电路框图。
图4是示出现有的信号输入电路的电路框图。
图5示出图4的工作的时序。
根据附图具体地说明本发明的详细情况。
图1是示出本发明的信号输入电路的一实施例的电路框图。
图1中，PMOS晶体管(11)(12)以及NMOS晶体管(13)(14)作为CMOS反相器串联连接在电源Vdd和接地点之间，PMOS晶体管(15)以及NMOS晶体管(16)分别作为滞后设定元件并联连接在PMOS晶体管(11)以及NMOS晶体管(14)上。另外，PMOS晶体管(11)(12)以及NMOS晶体管(13)(14)成为其共用栅极被偏置于直流电压V1、漏源通路中流过贯通电流的状态。以上是具有不同阈值电压的输入电路的结构。
NMOS晶体管(17)作为第1控制晶体管串联连接在NMOS晶体管(14)和接地点之间，在栅极上施加第1控制信号。即，如果第1控制信号为低电平则NMOS晶体管(17)关断，使PMOS晶体管(11)(12)以及NMOS晶体管(13)(14)的贯通电流停止。
锁存电路(18)的L(锁存)端子连接到CMOS反相器的输出即PMOS晶体管(12)以及NMOS晶体管(13)的漏极输出上，C(时钟)端子与第1控制信号连接，*Q(反相输出)端子连接到PMOS晶体管(15)以及NMOS晶体管(16)的栅极上。换句话讲，当第1控制信号是高电平时，锁存电路(18)锁存PMOS晶体管(12)以及NMOS晶体管(13)的漏极输出，用这时的反相输出互补地控制PMOS晶体管(15)以及NMOS晶体管(16)，从Q(同相输出)端子输出对应于交流输入信号Vin的输出信号Vout。
详细地讲，在第1控制信号为高电平的状态下，如果PMOS晶体管(11)(12)响应交流输入信号Vin而导通，则锁存电路(18)的反相输出成为低电平，PMOS晶体管(15)导通，PMOS晶体管(11)(12)(15)的合成阻抗比PMOS晶体管(11)(12)的合成阻抗小，在这时的输入电路中设定高阈值电压VIH。另一方面，在第1控制信号为高电平的状态下，如果NMOS晶体管(13)(14)响应交流输入信号Vin而导通，则锁存电路(18)的反相输出成为高电平，NMOS晶体管(16)导通，NMOS晶体管(13)(14)(15)的合成阻抗比NMOS晶体管(13)(14)的合成阻抗小，所以在这时的输入电路中设定低阈值电压VIL。阈值电压VIH和阈值电压VIL之间的电位差为滞后。
从以上的说明可知，在使微计算机的工作成为备用(stand by)模式即所谓禁止(disable)模式时，能够防止在构成输入电路的CMOS反相器中流过贯通电流，从而降低消耗电流。另外，能够保存成为禁止模式的前一个锁存电路(18)的输出，在微计算机从禁止模式转换到允许(enable)模式时，能够使微计算机从成为禁止模式的前一个状态开始继续工作。另外，对于构成输入电路的CMOS反相器的贯通电流的停止工作以及锁存电路(18)的锁存工作的两者，能够共用第1控制信号。
其次，PMOS晶体管(19)(20)以及NMOS晶体管(21)(22)是串联连接到电源Vdd和接地点之间的偏置电路，在PMOS晶体管(19)(20)以及NMOS晶体管(21)(22)的共用栅极和PMOS晶体管(20)以及NMOS晶体管(21)的共用漏极被短路的同时，与施密特电路的输入端连接。另外，PMOS晶体管(19)(20)以及NMOS晶体管(21)(22)以相同的尺寸构成，使其与PMOS晶体管(11)(12)以及NMOS晶体管(13)(14)具有相同的特性。该偏置电路产生高阈值电压VIH与低阈值电压VIL之间的大致中间电压V1。偏置电路由于以直流电压V1进行偏置，所以变成在漏源通路中流过贯通电流的状态。
NMOS晶体管(23)作为第2控制晶体管串联连接在NMOS晶体管(22)的源极和接地点之间，在栅极上施加第2控制信号。即，如果第2控制信号成为低电平，则NMOS晶体管(23)关断，使PMOS晶体管(19)(20)以及NMOS晶体管(21)(22)的贯通电流停止。
耦合电容器(24)与偏置电路的输入端即PMOS晶体管(19)(20)以及NMOS晶体管(21)(22)的共用栅极连接。即，交流输入信号Vin只是交流成分通过耦合电容器(24)，在以叠加到直流电压V1上的状态进行变化的同时加入到输入电路上。
图2是示出图1的工作的时序。如果输入电路在应该工作的期间内始终没有用基准电压V1进行偏置，则不能够得到响应交流输入信号Vin的适宜的输出信号Vout。因此，这样来设定第2控制信号，使其在第1控制信号变化期间始终成为高电平。即，在输入电路开始工作之前，偏置电路开始工作，而且，在输入电路停止工作以后偏置电路停止工作。而且，根据输出信号Vout的变化可以执行符合使用者意图的工作。
从以上的说明可知，在微计算机的工作成为备用的所谓禁止模式时，能够减少偏置电路的消耗电流，还能够防止输入电路的错误工作。另外，由于能比现有的信号输入电路减少构成元件的数目，故能够减小集成化时的芯片面积。进而，由于偏置电路作成与构成输入电路的CMOS反相器相同的结构，因此即使受到制造工序，外部因素等的影响，直流电压V1与阈值电压VIH，VIL也以相同的方式离散，即，能够将直流电压V1保持为阈值电压VIH以及阈值电压VIL的大致中间电压，故能够得到稳定的电路特性。
图3是示出本发明其它实施例的电路框图，与图1相比其偏置电路不同。
图3中，PMOS晶体管(25)(26)以及NMOS晶体管(27)(28)是串联连接在电源Vdd和接地点之间的前级的偏置电路，PMOS晶体管(25)(26)以及NMOS晶体管(27)(28)的共用栅极与PMOS晶体管(26)以及NMOS晶体管(27)的共用漏极被短路，产生直流电压V1。PMOS晶体管(29)(30)以及NMOS晶体管(31)(32)是串联连接在电源Vdd和接地点之间的后级的偏置电路，PMOS晶体管(29)(30)以及NMOS晶体管(31)(32)的共用栅极与前级的偏置电路的输出端连接，PMOS晶体管(30)以及NMOS晶体管(31)的共用漏极与输入电路的输入端连接。
由于在图3的偏置电路的输入端不与交流输入信号Vin的信号通路连接的状态下施加直流电压V1，所以图3的偏置电路具有比图1的偏置电路难以受到交流输入信号Vin变动的影响的特性。图3的偏置电路虽然构成元件的数目多少有所增加(可以忽略芯片面积增大这样的程度)，但可应用于要求高阻抗的交流输入的情况。另外，NMOS晶体管(23)串联连接在NMOS晶体管(28)(32)的源极和接地点之间，根据第2控制信号使前级以及后级的偏置电路的贯通电流停止。
依据本发明，(1)在微计算机的工作成为备用模式即所谓禁止模式时，能够防止在构成输入电路的CMOS反相器中流过贯通电流，故能降低消耗电流。另外，能够保存成为禁止模式的前一个锁存电路的输出，在微计算机从禁止模式转换到允许模式时，能够从成为禁止模式的前一个状态继续恢复微计算机的工作。进而，能够相对于构成输入电路的CMOS反相器的贯通电流的停止工作以及锁存电路的锁存工作的两者共用第1控制信号。(2)在上述禁止模式时，能够降低偏置电路的消耗电流，还能够防止输入电路的错误工作。另外，由于能比现有的信号输入电路减少构成元件的数目，故能够减小集成化时的芯片面积。进而，由于偏置电路作为与构成输入电路的反相器相同的结构，因此即使受到制造工序、外部因素等的影响，叠加了交流输入信号的直流电压与输入电路的2个不同的阈值电压也以相同的方式离散，即，能够将直流电压保持为输入电路的2个不同的阈值电压之间的大致中间电压，能够得到稳定的电路特性。
权利要求
1．一种信号输入电路，其特征在于，具备输入电路，具有不同的第1阈值电压以及第2阈值电压；锁存电路，锁存所述输入电路的输出，使用此时的锁存输出将所述输入电路的阈值电压设定为所述第1和第2阈值电压的某一个；以及偏置电路，将所述输入电路的直流输入偏置为所述第1以及第2阈值电压的大致中间电压，将交流信号叠加到所述大致中间电压上并加到所述输入电路上。
2．如权利要求1所述的信号输入电路，其特征在于设置使所述输入电路的贯通电流停止的第1控制晶体管，用共同的信号控制所述锁存电路的锁存工作和所述第1控制晶体管的通断工作。
3．如权利要求2所述的信号输入电路，其特征在于设置使所述偏置电路的贯通电流停止的第2控制晶体管，控制所述第2控制晶体管的通断工作，使其在所述输入电路的贯通电流停止以后停止所述偏置电路的贯通电流。
4．如权利要求1所述的信号输入电路，其特征在于所述偏置电路是与所述输入电路的构成元件中除滞后设定元件以外的CMOS反相器结构相同的第1CMOS反相器，在将所述第1CMOS反相器的输入输出端短路的同时，与所述输入电路的输入端连接。
5．如权利要求1所述的信号输入电路，其特征在于所述偏置电路是将与所述输入电路的构成元件中除滞后设定元件以外的CMOS反相器结构相同的第1CMOS反相器以及第2CMOS反相器串联连接的电路，在将所述第1CMOS反相器的输入输出端短路的同时，与所述第2CMOS反相器的输入端连接，而且，所述第2CMOS反相器的输出端与所述输入电路的输入端连接。
全文摘要
提供芯片面积小、电路特性稳定的信号处理装置。用与构成输入电路的CMOS反相器相同的元件构成偏置电路。由此,能够得到稳定的电路特性。另外,通过用第1以及第2控制信号适当地以通断方式控制NMOS晶体管17、23,能够使偏置电路以及输入电路的贯通电流停止,降低消耗电流。另外,即使输入电路的工作停止,也能够用锁存电路18保存输入电路的输出,防止外围电路的错误工作。
文档编号H03K3/64GK1206246SQ98116089
公开日1999年1月27日 申请日期1998年7月17日 优先权日1997年7月18日
发明者高桥秀一, 山田进, 山崎慎一 申请人:三洋电机株式会社