脉冲宽度调制接收器电路的制作方法
【技术领域】
[0001] 本发明的实施例概括而言设及高速输入/输出（I/O)收发器领域。更具体而言， 本发明的实施例设及用于接收脉冲宽度调制（PWM)信号的装置、系统和方法。
【背景技术】
[0002] 半导体设备、计算机W及其他数字系统不断提高它们的操作数据率，包括数字差 分信号的传输的越来越高的转换率。转换率是指数字信号在各状态之间转换的速率。一代 接一代的数字设备接近类似每秒千兆次、甚至每秒数十千兆次的高速输入/输出（I/O)通 信数据率。一个问题是随着转换率的提高，信号完整性劣化。因此，越来越迫切地需要能够 通过准确地识别差分信号转换和差分信号状态而适应该样的高转换率的高速I/O接收器。
[0003] 此外，随着功耗变为消费电子产品（例如，平板PC、智能电话、低功率膝上型计算 机或笔记本电脑等）的标准性能衡量基准，在消费（或者其他）设备的处理器中使用的传 统高速输入/输出（I/O)收发器对于低功率操作而言已经不是最佳选择了。该样的传统高 速I/O收发器具有很多模拟部件，它们无法升级W适应更新的处理技术。传统的高速I/O 收发器不能满足用于在2011年2月8日提出的并且于2011年4月28日批准的M-PHY 6? 版本1. 00. 00的移动行业处理器接口（MIPI⑧）联盟规范中描述的MIPI⑧的严格低功率 规范。
【附图说明】
[0004] 本发明的各种实施例在附图的图中作为示例而非限制性地示出，并且其中：
[0005] 图1是示出了包括接收器逻辑的系统的元素的框图，所述接收器逻辑用于根据实 施例来对经由输入/输出（I/O)链路交换的数据进行评估。
[0006] 图2是示出了用于传输根据实施例评估的数据的脉冲宽度调制（PWM)波形的元素 的时序图。
[0007] 图3A是示出了由根据实施例生成的控制信号指示的状态转换的元素的状态图。 [000引图3B是示出了由根据实施例生成的控制信号指示的状态转换的元素的状态图。
[0009] 图3C是示出了受到根据实施例的评估的数据信号的元素的时序图。
[0010] 图4示出了根据实施例的用于对接收到的数据信号进行评估的方法的元素的流 程图。
[0011] 图5A是示出了用于根据实施例对数据信号进行评估的接收器电路的元素的混合 框图/电路图。
[0012] 图5B是示出了由用于根据实施例对数据信号进行评估的接收器电路进行的操作 的元素的时序图。
[0013] 图6是示出了用于根据实施例对接收到的数据信号进行评估的方法的元素的流 程图。
[0014] 图7A是示出了用于根据实施例对数据信号进行评估的接收器电路的元素的混合 方框/电路图。
[0015] 图7B示出了由用于根据实施例对数据信号进行评估的接收器电路进行的操作的 元素的时序图。
[0016] 图8是示出了用于根据实施例交换要评估的数据的计算机系统的元素的框图。
【具体实施方式】
[0017] 本文所论述的实施例概括而言设及用于提供对发送至高速/0接收器电路的数据 进行评估的功能的设备、系统和方法。在一个实施例中，接收器电路包括边缘检测器，W接 收数据信号并且响应于所述数据信号的上升沿生成对第一信号的转换。所述接收器电路还 可W包含包括了多级的移位电路，从而响应于所述转换而接收一位，并且基于时钟信号来 对所述位进行移位。所述接收器电路还可W包括计数器，其响应于来自多级的所述位的输 出而开始计数；W及检测器逻辑，其用于检测所述计数值。基于所述值，所述检测器逻辑可 W生成控制信号，W用于使物理层接收器逻辑准备转换至突发操作模式。
[0018] 在另一实施例中，接收器电路包括第一逻辑，所述第一逻辑基于时钟信号和数据 信号来生成第一信号，所述第一信号包括第一脉冲序列。所述接收器电路还可W包括分频 器，其接收所述第一信号并且生成第二信号，所述第二信号包括基于所述第一脉冲序列的 第二脉冲序列。所述接收器电路还可W包括循环计数器，所述循环计数器接收所述第二信 号，并且响应于所述第二脉冲序列的N个周期的完成而断言（assert)控制信号，其中，N为 整数，所述控制信号用于指示对物理层接收器逻辑的线路重置。在实施例中，所述第一逻辑 还基于所述控制信号来接收反馈信号，所述反馈信号用于限制由所述第一逻辑对所述分频 器的激活，其中，所述第一逻辑基于所述反馈信号来生成所述第一信号。
[0019] 图1示出了包括接收器逻辑的系统100的元素，所述接收器逻辑用于根据实施例 来对经由输入/输出（I/O)链路接收的差分数据信号进行评估。在一个实施例中，每一个接 收器（例如，102i、1022、……、102w)包括用于对差分数据信号进行评估的相对应的逻辑架 构103i、1032、……、103w。尽管系统100在本文中被描述为由用于2011年2月8日提出的 并且于2011年4月28日批准的M-PHY 6?版本1. 00. 00的MIPI?联盟规范定义的MIPI風 M-PHY?链路，但是在其他实施例中，系统100是可操作用于在其接收器处进行高速数据恢 复的任何I/O链路。
[0020] 在一个示例性实施例中，系统100包括MIPI⑩M-PHY6*?链路，其包括MIPI⑥ M-PHY(sm)发射器（M-TX) 101 1、1012、……、101n、点到点互连 DIF_P 105i、1052、……、105N 和 DIF-N 106i、1062、......、106"W及 MIPI饭 M-PHY(她接收器（M-RX) 102 !、lOS]、......、102"。 在本文论述的其他实施例中，M-RX 102i、1022……102w包括逻辑架构103 1、1032、……、103^， 它们中的一个或多个用于对接收到的差分数据信号进行评估。系统100包括通路1-N，其 中，每一条通路包括M-TX、M-RX、W及形成LI肥的点到点互连DIF_P和DIF_N对。本文的 术语"DIF_P"和"DIF_N"是指由用于2011年4月28日提出的和2011年2月8日批准的 M-PHY 6?版本1. 00. 00的MIPI饭联盟规范中定义的差分信号。
[0021] 在一个实施例中，系统100的发射器和接收器处于消费电子（C巧设备中的不同处 理器中。在一个实施例中，所述CS设备可W是平板PC、智能电话、或者任何其他该样的计算 设备。在一个实施例中，系统100禪合至显示单元（未示出），所述显示单元可操作的用于 显示由接收器102i接收到的数据的版本。在一个实施例中，所述显示单元为触控板。
[0022] 为了不使本发明的实施例难W理解，将论述TX 101i、DIF_P 105i、DIF_N 106i、RX 102i和逻辑单元103 1。所述论述适用于系统100的其他TX和RX逻辑。
[002引在一个实施例中，来自TX lOli的信号是差分PWM信号值IF_P 105i和DIF_N 106i)。在一个实施例中，RX 102i包括将差分信号转换为PWM单端信号的第一级。在一个 实施例中，所述PWM单端信号是由逻辑单元l03i接收的，并且其被转换为不归零（NR幻信 号，W用于进一步处理。
[0024] 图2示出了本文描述的实施例中使用的脉冲宽度调制（PWM)波形200的元素。 PWM是在波形的占空比中携带数据信息的位调制方案。在一个实施例中，点到点互连DIF_P 105i、1052、……、105n和 DIF_N 106 1、1062、……、106"发送 PWM 波形（还被称为 DIF_P 105 i 和DIF_N 105i)。所述PWM方案具有自计时特性，该是因为时钟信息在PWM波形200的周期 中。PWM波形200中的每一位由两个子相的组合构成，即DIF_N 106i随后是DIF_P105i。所 述两个子相中的一个比另一个长，即，Tp胃胃其取决于PWM波形200中的位是二 进制"1"还是二进制"0"。PWM波形200中的二进制信息在DIF_N 106i和DIF_P 105i状态 的持续时间的比率中。
[0025] 例如，如果对于位周期的大部分而言，LI肥状态为DIF_P，那么该位为二进制 "1" 201 (PWM-bl)。否则，如果对于位周期的大部分而言，LI肥状态为DIF_N，那么该位为二 进制"0" 202 (PWM-bO)。本文的术语"LI肥"是指点到点差分串联。
[0026] PWM波形200的每一个位周期包含两个沿，其中，下降沿处于固定位置，而上升沿 位置是被调制的。因此，PWM位流203明确地包含具有周期Tp胃的位时钟，周期T P胃等于一 位的持续时间。在一个实施例中，RX 102i的逻辑单元103 1可操作地用于对PWM波形200 进行处理，W评估其转换和/或状态。
[0027] 某些实施例不同地提供了用于对数据信号进行评估W确定接收器是否被配置用 于特定模式的技术或机制。图3A示出了包括各种状态（本文中还被称为模式）的状态图 300的元素，所述各种状态与例如提供了 Mr門吸M-PHyKm啦收器102 1、1022……102冲的 一个或多个的功能的接收器的相应的模式相对应。例如，状态图300可W通过I型接收模 块的状态机（M-R幻来实现，但是某些实施例不受该方面限制。MI門饭M-PHY?规范定义 了该样的I型M-RX的特征。
[002引在实施例中，根据状态图300工作的接收器可W包括或者禪合至电路（例如，逻辑 单元1031)，W评估基于接收到的PWM数据信号的数据信号。该样的评估可W使得所述电 路生成控制信号，从而至少部分地实现物理层接收器逻辑（例如，M-RX 102i的其他逻辑） 向突发操作模式的转换。作为示例性而非限制性的，在某一时间点上，所述物理层接收器逻 辑可W被配置用于状态图300的STA化模式310,例如，其中，STA化模式310是所述接收 器参与高速突发数据交换的时间之间的功率节省状态。STA化模式310可W包括例如根据 MIPI⑧M-PHY 6?规范的I型M-RX的STA化模式的特征中的一些或全部。
[0029] 当接收器处于STA化模式310中时，逻辑单元103i例如可W对数据信号进行评估， W检测所接收到的差分数据信号的DIF-P(或类似地，DIF-N)是否处于特定的逻辑值上，例 如，二进制"1"。逻辑单元103i还可W检测DIF-P是否在某一阔值时间段内一直处于该逻 辑值上。
[0030] 例如，如果所述电路检测到至少在某一阔值时间内所述DIF-P都被断言为高，那 么所述电路可W生成控制信号，W指示物理层接收器逻辑将转换至突发模式，例如，状态图 300中所示的高速突发化S-BURST)模式320。服-BURST模式320可W包括根据MIPI⑥ M-PHY 6*?规范的I型M-RX的服-BURST模式的特征中的一些或全部。在该样的实施例中， 所述阔值时间段可W是MIPI? M-PHY?规范中定义的Ths_pkepake。相反，如果所述电路相反 地确定DIF-N正被断言，或者DIF-P至少在阔值时间段内没有被持续断言，那么所述电路可 W在任何信令之前指示模式改变，并且所述物理层接收器逻辑可W保持在STA化模式310 的配置中。
[0031] 图3B示出了另一状态图330的元素，另一状态图330描述了响应于根据实施例的 数据评估的接收器的模式改变。状态图330可W包括状态图300的特征中的一些或全部， 但是某些实施例不受该方面的限制。例如，状态图330可W由与MIPI⑥M-PHY 6?规范中的 I型M-RX的定义兼容的接收器的状态机实现。
[0032] 与状态图300的论述类似，根据状态图3