提供的插值滤波器可以应用于软件定义的 无线通信领域。该插值滤波器可以是具有线性相位的有限冲击响应（FiniteImpulse Response，FIR)滤波器。在该插值滤波器中设置静态存储器10(StaticRandomAccess Memory，SRAM)，用于存储器输入插值滤波器的输入数据。具体的，可以设置两个静态存储 器10 :第一静态存储器SRAM1和第二静态存储器SRAM2,静态存储器10通过多路选择器 (MultipleXer，MUX)和加法器与操作处理单元20相连。其中，第一静态存储器SRAM1分别 与第一多路选择器MUX1和第一寄存器D1相连；第二静态存储器SRAM2分别与第二多路选 择器MUX2和第二寄存器D2相连；第一寄存器D1与第二多路选择器MUX2相连，第二寄存器 D2与第一多路选择器MUX1相连；第一多路选择器MUX1和第二多路选择器MUX2通过一加 法器与操作处理单元20相连。
[0043] 操作处理单元20(operandelement)与加法器相连，接收加法器执行加法操作后 获得的数据，并对该数据进行乘法运算及累加求和运算。本申请实施例提供的操作处理单 元20在进行乘法运算时采用滤波系数查找表的方法实现，所以在插值滤波器中还设置了 查找表单元30(Lookuptableunit)，通过查找表单元30查找获得滤波器的滤波系数，进 而根据滤波系数完成对其接收到的数据进行乘法运算，并对乘法运算获得的所有结果进行 累加求和，实现对输入插值滤波器的输入数据的滤波操作。
[0044] 进一步的，本申请实施例还在插值滤波器中设置了可编程只读存储器 (Programmableread-onlymemory，PROM)，用于存储滤波器系数。在具体实施过程中，可以 通过改写PROM中的滤波器系数来实现插值滤波器的可配置功能。
[0045] 请参考图2,为了减小操作处理单元20的硬件开销，本申请实施例提供包括：移 位加法单元21(shiftandadd)、可配置的乘法单元22(multiplyunit)和累加求和单元 23(accumulationunit)的操作处理单元20。其中，移位加法单元21用于从输入处理操作 单元的待乘数据中提取公共因子获得第一中间数；可配置的乘法单元22用于根据插值滤 波器的滤波系数和第一中间数获得第二中间数；累加求和单元23用于将可配置的乘法单 元22获得的所有第二中间数进行累加求和，并输出累加求和结果以完成滤波操作。
[0046] 下面给出具体的可配置插值滤波器的工作流程：
[0047] 如图1所示，本申请实施例采用第一静态存储器10和第二静态存储器10来存放 输入数据。对于线性相位的FIR滤波器来说，滤波器的系数具有对称性，当滤波器的长度M 为偶数时，滤波器的输出结果如公式（1)所示，M为奇数时，滤波器的输出结果如公式如（2) 所示。
[0048]
【主权项】
1. 一种插值滤波器，其特征在于，包括： 静态存储器，用于存储输入数据； 操作处理单元，与所述静态存储器相连； 查找表单元，与所操作处理单元相连； 其中，所述操作处理单元用于通过所述查找表单元获得滤波系数，根据所述滤波系数 对所述输入数据进行滤波操作。
2. 如权利要求1所述的插值滤波器，其特征在于，还包括： 可编程只读存储器，与所述查找表单元相连，应用存储所述滤波系数。
3. 如权利要求1所述的插值滤波器，其特征在于，包括两个所述静态存储器：第一静态 存储器和第二静态存储器； 所述第一静态存储器分别与第一多路选择器和第一寄存器相连；所述第二静态存储器 分别与第二多路选择器和第二寄存器相连； 所述第一寄存器与所述第二多路选择器相连，所述第二寄存器与所述第一多路选择器 相连； 所述第一多路选择器和所述第二多路选择器通过一加法器与所述操作处理单元相连。
4. 如权利要求3所述的插值滤波器，其特征在于，当所述插值滤波器的长度M为偶数 时，输入数据序列为偶数的所述输入数据存放在所述第一静态存储器中，输入数据序列为 奇数的所述输入数据存放在所述第二静态存储器中； 当对所述输入数据进行加法操作时，同时从所述第一静态存储器和所述第二静态存储 器中读取数据进行加法运算。
5. 如权利要求3所述的插值滤波器，其特征在于，当所述插值滤波器的长度M为奇数 时，滤波系数相互对称的输入数据会存放在同一静态存储器中； 当对所述输入数据进行加法操作时，从所述第一静态存储器或所述第二静态存储器中 读取第一个输入数据存储在第一寄存器或第二寄存器中，从所述第二静态存储器或所述第 一静态存储器中读取第二个输入数据，并将所述第一个输入数据和所述第二个输入数据进 行加法运算。
6. 如权利要求1~5任一所述的插值滤波器，其特征在于，所述处理操作单元包括： 移位加法单元，用于从输入所述处理操作单元的待乘数据中提取公共因子获得第一中 间数； 可配置的乘法单元，用于根据所述滤波系数和所述第一中间数获得第二中间数； 累加求和单元，用于将所述可配置的乘法单元获得的所有第二中间数进行累加求和， 并输出累加求和结果以完成滤波操作。
【专利摘要】本发明公开了一种插值滤波器，该插值滤波器包括：静态存储器，用于存储输入数据；操作处理单元，与所述静态存储器相连；查找表单元，与所操作处理单元相连；其中，所述操作处理单元用于通过所述查找表单元获得滤波系数，根据所述滤波系数对所述输入数据进行滤波操作。在上述技术方案中，通过静态存储器存储输入数据，可以根据阶数需求调用静态存储器的一部分存储空间来用，为此静态存储器实现延时链路具有不受阶数限制的灵活性，解决了现有技术中插值滤波器阶数受限的技术问题，提高了滤波器阶数的灵活性，并且静态存储器硬件开销比寄存器小，能够减小整个滤波器件的面积。
【IPC分类】H03H17-02
【公开号】CN104734668
【申请号】CN201510149083
【发明人】梁帅, 刘昱, 张海英
【申请人】中国科学院微电子研究所
【公开日】2015年6月24日
【申请日】2015年3月31日