电平移位电路601能改变缓冲信号S60的电平以产生在核心电源域的输出信号 0UT60〇
[0028] 在其他实施例中，如图7所示，接收电路3"可不只包含图3的接收路径单元30， 还包含接收路径单元70。接收路径单元30的架构与操作已于上文叙述，因而在此省略。 在图7的实施例中，接收路径单元70也用来产生符合SSTL标准的输出信号0UT70。双倍 数据速率（(1〇1*16(1 &七&四七6,001〇1、001?11、或001?111存储器可接收输出信号0^70。如 图7所示，接收路径单元70也能接收输入信号SIN以及参考信号SREF，且输出上述输出信 号0UT70。耦接接收电路3的核心电路可根据其规格要求来接收输出信号0UT30、输出信号 0UT70、或输出信号0UT30与0UT70。当核心电路包含LPDDRII存储器时，其可接收来自接收 路径单元30的输出信号0UT30。当此核心电路包含DDRI、DDRII、或DDRIII存储器时，其可 接收来自接收路径单元70的输出信号0UT70。
[0029] 请参阅图7,接收路径单元70包含输入缓冲器700以及电平移位器701。在图7的 实施例中，输入缓冲器700可以是差分接收器。此差分接收器700能操作在I/O电源域中， 且能接收I/O电源域的I/O电源电压VDDH以及I/O接地电压VSSH。差分接收器700能根 据输入信号SIN及参考信号SREF来输出缓冲信号S70。电平移位器701能接收I/O电源域 的I/O电源电压VDDH以及I/O接地电压VSSH，也能接收核心电源域的核心电压电源VDDL 以及核心接地电源VSSL。电平移位电路701能改变缓冲信号S70的电平以产生在核心电源 域的输出信号0UT70。
[0030] 在一些实施例中，接收电路可包含三个或多个接收路径单元，例如一个接收路径 单元可用来产生符合SSTL标准的输出信号给LPDDRII存储器，另一个接收路径单元可用来 产生另一个符合SSTL标准的输出信号给DDRI、DDRII、或DDRIII存储器，而第三个接收路 径单元可用来产生符合LVTTL标准的输出信号给移动DDR或SDR存储器。如图8所示，接 收电路3"'可包含图3的接收路径单元30、图6的接收路径单元60、以及图7的接收路径 单元70。接收路径单元30、60、及70的架构与操作已如上所述，在此省略。耦接接收电路 3"'的核心电路可根据其规格要求来接收输出信号0UT30、输出信号0UT60、输出信号70、或 者是都接收此三个输出信号。
[0031] 在图6-8的实施例中，由于差分接收器301操作在核心电源域中而接收器600与 700操作在I/O电源域中，因此在差分接收器301内的晶体管的栅极电介质层可薄于接收器 600与700内的晶体管的栅极电介质层。换句话说，差分接收器301可包含薄栅极装置，而 接收器600与700可包含厚栅极装置。
[0032] 在图6-8的实施例中，I/O电源域的I/O电源电压VDDH可随着耦接接收电路的核 心电路的规格而改变。此外，输入信号SIN与参考信号SREF的电平也随着核心电路的规格 而改变。表1是符合不同规格的核心电路、对应的I/O电源电压VDDH、以及信号SIN与SREF 的电平列表。
【主权项】
1. 一种接收电路，适用于核心电路，该接收电路包含： 第一接收路径单元，用来接收输入信号以及根据该输入信号输出输出信号至该核心电 路， 其中，该第一接收路径单元包含： 输入缓冲器，操作在核心电源域中且接收第一箝制信号； 开关，由使能信号控制，且具有接收该输入信号的输入端以及将该第一箝制信号提供 至该输入缓冲器的输出端； 其中，当该输入信号的电平实质上等于或低于第一预设电压电平时，该使能信号被触 发，且该开关根据触发的该使能信号而导通，以将该输入信号传送至该输出端以作为该第 一箝制信号，且该输入缓冲器根据该第一箝制信号来输出处于该核心电源域的该输出信 号； 其中，当该输入信号的电平高于该第一预设电压电平时，该使能信号被反触发，且该开 关根据反触发的该使能信号而关闭，且该输出端提供电平等于该使能信号的电平的该第一 箝制信号； 其中该使能信号根据输入/输出（I/O)电源电压以及核心电源电压产生。
2. 如权利要求1所述的接收电路，其特征在于：当该输入信号的电平高于该第一预设 电压电平时，该输入信号不会被传送至该输入缓冲器。
3. 如权利要求1所述的接收电路，其特征在于：该第一接收路径单元更包含： 电压箝制器，接收该输入信号且提供该第一箝制信号至该输入缓冲器； 其中，当该输入信号的电平高于该第一预设电压电平时，该电压箝制器不会传送该输 入信号。
4. 如权利要求1所述的接收电路，其特征在于：该使能信号的电平不高于该第一预设 电压电平。
5. 如权利要求1所述的接收电路，其特征在于：该电压箝制器更包含： 静电放电保护单元，耦接于该开关的该输出端与该核心电源域的核心接地电压之间。
6. 如权利要求1所述的接收电路，其特征在于：该电压箝制器更包含： 分压器，耦接于该输入/输出电源电压以及该输入/输出接地电压，且根据该输入/输 出电源电压以及该输入/输出接地电压来执行分压操作以产生分压电压； 比较器，比较该分压电压与该核心电源域的核心电源电压，且根据比较结果来产生比 较信号；以及 电平移位器，接收该比较信号，且改变该比较信号的电平来产生该使能信号。
7. 如权利要求6所述的接收电路，其特征在于：当该分压电压小于该核心电源电压时， 该比较器产生触发的该比较信号，且该电平移位器改变触发的该比较信号的电平以产生触 发的该使能信号；以及当该分压电压大于该核心电源电压时，该比较器能产生反触发的该 比较信号，且该电平移位器能改变反触发的该比较信号的电平以产生反触发的该使能信 号。
8. 如权利要求7所述的接收电路，其特征在于：该电平移位器将触发的该比较信号的 电平改变为该核心电源电压的电平且将反触发的该比较信号的电平改变为该核心电源域 的核心接地电压电平。
9. 如权利要求1所述的接收电路，其特征在于：该第一预设电压电平为核心电源电压 的电平。
10. 如权利要求1所述的接收电路，其特征在于：该第一接收路径单元还接收参考信 号，且该输入缓冲器接收第二箝制信号；当该参考信号的电平实质上等于或低于第二预设 电压电平时，该参考信号被传送至该输入缓冲器以作为该第二箝制信号，且该输入缓冲器 根据该第一箝制信号与该第二箝制信号来输出处于该核心电源域的该输出信号；以及该第 二预设电压电平实质上等于或低于该第一预设电压电平。
11. 如权利要求10所述的接收电路，其特征在于：该第一接收路径单元更包含： 电压箝制器，接收该参考信号，且提供该第二箝制信号至该输入缓冲器； 其中，当该参考信号的电平实质上等于或低于该第二预设电压电平时，该电压箝制器 传送该参考信号以作为该第二箝制信号；以及当该参考信号的电平高于该第二预设电压电 平时，该电压箝制器不会传送该参考信号，且该电压箝制器提供电平不高于该第二预设电 压电平的该第二箝制信号。
12. 如权利要求10所述的接收电路，其特征在于：该输入缓冲器为差分接收器。
13. 如权利要求10所述的接收电路，其特征在于：该参考信号的电平为输入/输出电 源电压的电平的一半。
【专利摘要】一种接收电路，适用于核心电路。所述接收电路包含第一接收路径单元。第一接收路径单元用来接收输入信号以及根据输入信号输出输出信号至核心电路。所述第一接收路径单元包含输入缓冲器。输入缓冲器操作在核心电源域中且用来接收第一箝制信号。当输入信号的电平实质上等于或低于第一预设电压电平时，输入信号被传送至输入缓冲器以作为第一箝制信号，且输入缓冲器根据第一箝制信号来输出处于核心电源域的输出信号。以上所述的接收电路能够兼容于具有相异规格需求的多个核心电路，从而节省电压余量及电路面积。
【IPC分类】H03K19-0175
【公开号】CN104779947
【申请号】CN201510126032
【发明人】饶哲源
【申请人】联发科技股份有限公司
【公开日】2015年7月15日
【申请日】2012年2月9日
【公告号】CN102857206A, CN102857206B, US8692605, US20120326753, US20140152368