被扩径而形成在右侧壁103的上端面开口的连接孔107a，第6垂直流路107的另一端从左侧壁103的下端面突出而形成管接头107b。并且，第3水平流路108的一端在顶部104的一侧面开口，另一端在顶部104的另一侧面开口。并且，第5垂直流路106和第6垂直流路107经由第3水平流路108连接而彼此连通。即，通过第5垂直流路106、第6垂直流路107以及第3水平流路108，在第3金属封装件101内形成了一系列的流路105。
[0082]在第3金属封装件101的内部收纳有第3封装基板110。第3封装件101与第3封装基板110物理接触，两者热连接。具体而言，第3封装基板110的周缘部嵌入形成于第3金属封装件110的内表面的保持槽。在第3封装基板110的一面(下表面)搭载了一对第4电连接器(插头连接器)112。另一方面，在第3封装基板110的另一面(上表面)3维安装了多个第3半导体芯片113，在这些第3半导体芯片113的两侧，搭载有一对第5电连接器(插座连接器)114。第3半导体芯片113和插头连接器112以及第3半导体芯片113和插座连接器114经由形成于第3封装基板110的布线或者/以及通孔电连接。另外，多个第3半导体芯片113彼此也根据需要电连接。
[0083]在第3金属封装件101的顶部104形成了与图3所示的狭缝44a相同的狭缝，插座连接器114露出于第3模块13的上表面。另外，形成于第3金属封装件101的顶部104的第3水平流路108与图3所示的第I水平流路48相同，以避开插座连接器114的方式弯曲行进，将第5垂直流路106和第6垂直流路107连通。并且，在第3金属封装件101的四个角分别形成了未图示的贯通孔。
[0084]此处，图9所示的第3半导体芯片113是存储器芯片。具体而言，第3半导体芯片113是非易失性存储器芯片(例如闪存)。因此，以下的说明中，将第3模块13称为“存储模块13”。另外，将第3半导体芯片113称为“存储器芯片113”。
[0085]如图9所示，若存储模块13重叠搭载于存储器模块12上，则存储模块13具备的插头连接器112与存储器模块12具备的插座连接器74连接。相同地，存储模块13具备的流路105与存储器模块12具备的流路65连接。以下进行具体说明。
[0086]若存储模块13重叠搭载于存储器模块12上，则插头连接器112插入插座连接器74，两连接器112、74连接。该结果，第I封装基板50、第2封装基板70以及第3封装基板110电连接，能够从处理器模块11向存储模块12供给电力。另外，能够进行基于控制器芯片53的控制的、向存储器芯片113写入数据、程序，以及从存储器芯片113读出数据、程序。
[0087]另外，若存储模块13重叠搭载于存储器模块12上，则从第3金属封装件101的左侧壁102突出的管接头106b插入在第2金属封装件61的左侧壁62开口的连接孔66a，第5垂直流路106与第3垂直流路66连接。同时，从第3金属封装件101的右侧壁103突出的管接头107b插入在第2金属封装件61的右侧壁63开口的连接孔67a，第6垂直流路107与第4垂直流路67连接。该结果，能够向存储模块13供给冷却水以及从存储模块13回收冷却水。即，能够在存储模块13中循环冷却水。在存储模块13中循环的冷却水经由第3金属封装件101，冷却与该第3金属封装件101热连接的第3封装基板110以及安装于第3封装基板110的存储器芯片113。此外，如图6所示的止水栓56嵌入第5垂直流路106的连接孔106a以及第6垂直流路107的连接孔107a。
[0088]如以上所述，本实施方式所涉及的多模块ID具有处理器模块11、重叠搭载于处理器模块11上的存储器模块12、以及重叠搭载于存储器模块12上的存储模块13。而且，存储器模块12具备易失性存储器芯片，存储模块13具备非易失性存储器芯片。因此，多模块ID能够作为服务器、网络设备、计算机等进行动作。另外，能够通过适当增减第I模块11、第2模块12以及第3模块13的个数、种类，来容易地缩小或者扩大功能、容量。
[0089]此处，处理器模块11具备的控制器芯片53、存储器模块12具备的存储器芯片73以及存储模块13具备的存储器芯片113之间的信号交换的大部分经由第I封装基板50、第2封装基板70以及第3封装基板110进行。即，主板不介入高速数字信号的交换，高速数字信号的交换经由与主板相比传输损失极少的封装基板进行。因此，抑制了高速数字信号的劣化，无需补偿电路，或者所需的补偿电路的数目变少。另外，底座10、多个第I金属封装件41、多个第2金属封装件61以及多个第3金属封装件101彼此热连接，安装于第I封装基板50的控制器芯片53、安装于第2封装基板70的存储器芯片73、安装于第3封装基板110的存储器芯片113等发热体被冷却(水冷)。并且，I个底座10搭载有多个处理器模块11、存储器模块12以及存储模块13。即，多个模块高密度地配置于较小的空间。
[0090]本发明并不局限于上述实施方式，能够在不脱离其主旨的范围内进行各种变更。例如，第I封装件41、第2封装件61以及第3封装件101并不局限于金属制。
[0091]另外，作为第I半导体芯片的控制器芯片53、作为第2半导体芯片的存储器芯片73以及作为第3半导体芯片的存储器芯片113可相互置换。例如，图1所示的第I模块具备的第I半导体芯片(控制器芯片)52与第2模块12具备的第2半导体芯片(存储器芯片)73可相互置换。该情况下，第I模块11为存储器模块，第2模块12为处理器模块。并且，图6所示的光子模块52移设至第2模块12，并且在第I模块11内设置有光传输路，其在光信号缆线23与移设至第2模块12的光子模块52之间中转光信号。不过，在第I模块11与第2模块12的层叠间隔短的情况(例如5cm以下)、信号传输速度慢(例如25Gbit/sec以下)的情况下，也可以将光子模块52保留于第I模块11。
【主权项】
1.一种多模块，其特征在于，具有: 支承部件，其引入有电源缆线以及光信号缆线；以及 多个第I模块，其搭载于上述支承部件且与上述电源缆线以及光信号缆线连接， 各个上述第I模块具备第I封装件、收纳于该第I封装件的第I封装基板以及安装于该第I封装基板的第I半导体芯片。
2.根据权利要求1所述的多模块，其特征在于， 具有多个第2模块，上述多个第2模块分别重叠搭载于各个上述第I模块上， 各个上述第2模块具备第2封装件、收纳于该第2封装件的第2封装基板以及安装于该第2封装基板的第2半导体芯片。
3.根据权利要求2所述的多模块，其特征在于， 上述第I封装件以及上述第2封装件是金属制且相互热连接， 上述第I封装件与收纳于该第I封装件的上述第I封装基板热连接， 上述第2封装件与收纳于该第2封装件的上述第2封装基板热连接。
4.根据权利要求2所述的多模块，其特征在于， 收纳于上述第I封装件的上述第I封装基板与收纳于上述第2封装件的上述第2封装基板电连接。
5.根据权利要求2?4的任一项所述的多模块，其特征在于， 各个上述第I模块具备:搭载于上述第I封装基板的一面的电源子模块以及光子模块；安装于上述第I封装基板的另一面的作为上述第I半导体芯片的控制器芯片；以及配置于上述第I封装基板的上述另一面的第I电连接器， 各个上述第2模块具备配置于上述第2封装基板的一面的第2电连接器以及安装于上述第2封装基板的另一面的作为上述第2半导体芯片的存储器芯片， 在上述第I模块中，经由形成于上述第I封装基板的布线，分别连接上述光子模块与上述控制器芯片、以及上述第I电连接器与上述控制器芯片， 在上述第2模块中，经由形成于上述第2封装基板的布线，连接上述存储器芯片和上述第2电连接器， 经由上述第I电连接器以及上述第2电连接器，连接上述第I模块和上述第2模块。
6.根据权利要求2?5的任一项所述的多模块，其特征在于， 在上述支承部件、第I封装件以及第2封装件分别形成了相互连通的流路。
7.根据权利要求2?5的任一项所述的多模块，其特征在于， 具有贯穿上述支承部件、第I封装件以及第2封装件的导热部件， 在上述导热部件的至少一部分设置有散热翅片。
8.根据权利要求2?7的任一项所述的多模块，其特征在于， 具有重叠搭载于上述第2模块上的第3模块， 上述第3模块具备第3封装件、收纳于该第3封装件的第3封装基板以及安装于该第3封装基板的第3半导体芯片。
9.根据权利要求8所述的多模块，其特征在于， 在上述第2模块的上述第2封装基板安装作为上述第2半导体芯片的易失性存储器芯片， 在上述第3模块的上述第3封装基板安装作为上述第3半导体芯片的非易失性存储器芯片。
10.根据权利要求1?9的任一项所述的多模块，其特征在于， 上述支承部件具有多个搭载部，上述多个搭载部搭载上述第I模块且相互可转动地连结。
【专利摘要】本发明提供一种多模块，其将多个模块高密度地配置在较小的空间，并且抑制在这些模块之间传输的高速数字信号的劣化。该多模块具有引入了电源缆线(21)以及光信号缆线(23)的底座(10)、以及搭载于底座(10)且与电源缆线(21)以及光信号缆线(23)连接的多个第1模块(11)。各个第1模块(11)具备第1金属封装件(41)、收纳于第1金属封装件(41)且与第1金属封装件(41)热连接的第1封装基板(50)、以及安装于第1封装基板(50)的第1半导体芯片(53)，底座(10)与各个第1模块(11)具备的第1金属封装件(41)热连接。
【IPC分类】H05K7-02, H05K7-00
【公开号】CN104837314
【申请号】CN201510037047
【发明人】须永义则
【申请人】日立金属株式会社
【公开日】2015年8月12日
【申请日】2015年1月23日
【公告号】US20150223363