。将恒流电路12的输出端子的电压Va供应到比较器92的非反相输入端子。将电压输出晶体管13的栅极电压(即，栅极参考电压VGR)供应到比较器92的反相输入端子。将比较器92的输出信号作为改变控制信号Se通过端子P7供应到控制器4。
[0107]在以上结构中，在电压输出晶体管13被接通时，电压Va低于栅极参考电压VGR，以使改变控制信号Se处于L电平。相反，在电压输出晶体管13被关断(或几乎关断)时，电压Va大于栅极参考电压VGR，以使改变控制信号Se处于H电平。
[0108]控制器4基于改变控制信号Se和过电流判断信号Sc的电平来确定从第一周期Tl到第二周期T2的过渡时间。S卩，如图15中所示，在栅极电压VG在第一周期Tl中的镜像周期之后重新开始增大，并且然后到达取决于第一设置值VGRl的极限值(VGRl-Vt)时，电压输出晶体管13被关断。然后，电压Va超过栅极参考电压VGR，以使改变控制信号Se改变为H电平(时间ta)。在过电流判断信号Sc处于L电平的条件下，控制器4将电压开关信号Sa设置为L电平。因此，发生从第一周期Tl到第二周期T2的过渡。
[0109]可以在第六实施例中获得与第一实施例中获得的相同的效果和优点。此外，第六实施例可以提供以下优点。实际上，优选的是应当在镜像周期结束之后立即充分接通IGBT6，以减少传导损耗。然而，在第一实施例中，由于过渡时间被设置为在接收到接通指令之后或在栅极电压VG超过预定阈值之后经过预定时间段时，所以IGBT 6未充分接通的时间段(即，第一周期Tl)在镜像周期结束之后持续了一会(从图4中的时间t4到时间t5)。
[0110]相反，根据第六实施例，过渡时间被设置为在恒流电路12的输出端子的电压Va超过电压输出晶体管13的栅极电压(即，栅极参考电压VGR)时。在这种方式中，在镜像周期结束之后立即发生到第二周期T2的过渡，以使IGBT 6可以被充分接通。因此，在镜像周期结束之后，与第一实施例中相比，第一周期Tl持续短时间。因此减少了 IGBT 6的传导损耗。
[0111]在以上结构中，存在这样的风险:在噪声叠加在比较器92的输入和输出信号上时，可能在不正确的时间发生从第一周期Tl到第二周期T2的过渡。可以通过图16中所示的栅极驱动器93来克服该风险。栅极驱动器93与图14中所示的栅极驱动器91的不同之处在于，栅极驱动器93具有用于接收从比较器92输出的改变控制信号Se的滤波器94。注意，将滤波器94的延迟时间设置为低于第一周期Tl。在该情况下，将滤波器94的输出信号作为改变控制信号Se’通过端子P7供应到控制器4，并且控制器4基于改变控制信号Se’和过电流判断信号Sc的电平来设置过渡时间。在这种方式中，可以防止由于噪声等引起的在不正确的时间发生从第一周期Tl到第二周期T2的过渡。
[0112](修改)
[0113]尽管已经参考实施例描述了本公开内容，但是应当理解，本公开内容并不限于实施例。本公开内容旨在覆盖本公开内容的精神和范围之内的各种修改和等价布置。例如，可以对实施例进行如下修改。
[0114]要由栅极驱动电路驱动的目标器件不限于IGBT，而包括MOS晶体管和电压驱动半导体器件(晶体管)。
[0115]栅极参考电压产生电路11和62不限于图2和10中所分别示出的结构，并且可以具有能够实现与图2和10中所示的那些功能相同的功能的其它电路结构。例如，如果可以直接由第一参考电压Vrl和第二参考电压Vr2驱动电压输出晶体管13，则可以从栅极参考电压产生电路11中去除作为电压跟随器的运算放大器19。
[0116]电压输出晶体管13和回流防止晶体管52的至少其中之一可以是NPN双极晶体管。可以利用除晶体管之外的器件，例如反向连接在栅极电流供应路径中的二极管来替代回流防止晶体管52，以防止栅极电流供应路径中的电流回流。
[0117]用于关断IGBT 6的栅极关断驱动电路不限于图2中所示的具有两个拥有不同阻抗的栅极电容放电路径的栅极关断驱动电路14的结构。例如，栅极关断驱动电路可以仅具有一个栅极电容放电路径。
[0118]在第五实施例中，控制器4可以控制电流旁路电路82，从而可以在除第一周期Tl之外的周期中形成电流旁路路径。
[0119]电流旁路电路82不限于图12所示的结构，但包括可以实现与图12中所示的功能相同的功能的另一个电路结构。例如，电流旁路电路82可以具有恒流电路而不是电阻器83ο
[0120]这种改变和修改应当被理解为处于由所附权利要求限定的本公开内容的范围内。
【主权项】
1.一种栅极驱动器，包括: 栅极参考电压产生电路(I I，62)，其被配置为输出栅极参考电压作为驱动电压的参考值，以接通第一晶体管￠)，所述栅极参考电压产生电路还被配置为在至少两个值之间改变要输出的所述栅极参考电压； 恒流电路(12)，其被配置为向所述第一晶体管的栅极供应恒定电流； 第二晶体管(13)，其正向连接在从所述恒流电路的输出端子到所述第一晶体管的所述栅极的栅极电流供应路径中，所述第二晶体管为N沟道或NPN晶体管并且所述第二晶体管的栅极被供应以所述栅极参考电压； 驱动控制器(4)，其被配置为在输入接通指令时，通过操作所述恒流电路而利用所述恒定电流来驱动所述第一晶体管的所述栅极； 电压变化控制器(4)，其被配置为将待由所述栅极参考电压产生电路输出的所述栅极参考电压的值设置为第一设置值或大于所述第一设置值的第二设置值，以及 过电流检测器(15)，其被配置为判断所述第一晶体管是否处于过电流状态，在所述过电流状态中，大于预定故障阈值的过大电流在所述第一晶体管中流动，其中 所述电压变化控制器设置所述栅极参考电压的所述值，以使得在输入所述接通指令时，所述栅极参考电压的所述值为所述第一设置值，并且然后在所述过电流检测器未判断所述第一晶体管处于所述过电流状态的条件下，在预定过渡时间在所述第一晶体管的镜像周期结束之后到来时，将所述栅极参考电压的所述值从所述第一设置值改变为所述第二设置值。
2.根据权利要求1所述的栅极驱动器，还包括: 回流防止器(52)，其被配置为防止所述栅极电流供应路径中的电流的回流。
3.根据权利要求2所述的栅极驱动器，其中 回流防止器为N沟道或NPN晶体管，其反向连接在所述栅极电流供应路径中，并且所述回流防止器的栅极被供应以所述栅极参考电压。
4.根据权利要求1所述的栅极驱动器，其中 所述栅极参考电压产生电路执行对要输出的所述栅极参考电压的所述值的反馈控制。
5.根据权利要求1所述的栅极驱动器，还包括: 电流旁路电路(82)，其被配置为形成电流旁路路径，来自所述恒流电路的所述输出端子的所述恒定电流通过所述电流旁路路径来流动，并且所述电流旁路路径与所述栅极电流供应路径不同。
6.根据权利要求5所述的栅极驱动器，其中 所述电流旁路电路(82)在从输入所述接通指令时到所述过渡时间到来时的周期中形成电流旁路路径。
7.根据权利要求1-6中的任一项所述的栅极驱动器，其中 所述电压变化控制器将所述过渡时间设置为所述恒流电路的所述输出端子的电压超过所述栅极参考电压产生电路的输出端子的电压时。
8.根据权利要求1-6中的任一项所述的栅极驱动器，还包括: 栅极电压检测电路，其被配置为检测所述第一晶体管的栅极电压，其中 所述电压变化控制器将所述过渡时间设置为在所述栅极电压检测电路所检测到的所述栅极电压达到小于所述第一晶体管的镜像电压的预定阈值之后经过预定时间段时。
9.根据权利要求1-6中的任一项所述的栅极驱动器，其中 所述电压变化控制器将所述过渡时间设置为在输入所述接通指令之后经过预定时间段时。
【专利摘要】本发明描述了栅极驱动器。在利用恒定电流来驱动第一晶体管(6)的栅极驱动器中，恒流电路(12)向所述第一晶体管的栅极供应恒定电流。向第二晶体管(13)的栅极供应栅极参考电压作为驱动电压的参考值，以接通第一晶体管，并且所述第二晶体管正向连接在从所述恒流电路到所述第一晶体管的所述栅极的路径中。控制器(4)在输入接通指令时通过操作所述恒流电路来驱动所述第一晶体管。所述控制器在输入所述接通指令时将所述栅极参考电压设置为第一值，并且然后在所述第一晶体管未处于过电流状态的条件下，在预定时间到来时，将所述栅极参考电压改变为大于所述第一值的第二值。
【IPC分类】H03K17-567
【公开号】CN104852714
【申请号】CN201510078782
【发明人】千田康隆
【申请人】株式会社电装
【公开日】2015年8月19日
【申请日】2015年2月13日
【公告号】US20150236686