（1) 式所示的模拟运算部3的输出电压Vout。
[0042]
[0043] 如上述那样，第一实施方式所涉及的管线AD变换电路1作为循环型的管线AD变 换电路而构成。该循环型的管线AD变换电路中，对上述的采样模式和保持模式进行切换， 利用电容Cs和电容Cf中的电荷守恒定律来产生输出电压，通过比较器对将该输出电压用 2倍放大器进行了放大后的输出电压Vout进行比较运算，将该比较运算结果通过数字处理 部4进行数字数据化后输出，并且将输出Vout返回给输入。通过使该一系列的动作反复进 行必要位数来进行AD变换。
[0044] 该样的循环型的管线AD变换电路是已知的技术，模拟运算部3、数字处理部4和 DAC6的结构不限于上述的图1所示的结构，例如也可W是，作为DAC6,使用化it结构的 DAC。
[004引图5是循环型的管线AD变换电路中的概念图。在图5所示的例子中，示出了在循 环型的9bit管线AD变换电路中满刻度电压Vfs=参照电压化ef = 5. 0V、输入电压Vsig =(Vin = )2. 8V的情况下的概念图。
[0046] 循环型的管线AD变换电路中，比较输入电压Vin和参照电压化ef/2,在Vin> 化ef/2的情况下，将该位设为"1 "，并且，将从Vin中减去化ef/2后的差值的2倍（2(Vin-(化ef/2)))，作为进行下一位的运算时的输入。此外，在Vin< ^ef/2的情况下，将该位设 为"0"，并且，将Vin的2倍（2Vin)作为进行下一位的运算时的输入。
[0047] 例如，在图5所示的例子中，在MSB(最高有效位）的运算中，2.8V(Vin) > 2. 5V(化ef/2)，因此，MSB成为"1"，MSB的下一位的运算中的输入Vin为从2. 8V(Vin)中减 去2. 5V(化ef/2)后的差值0. 3V的2倍，为0. 6V(Vin)。此外，例如，在MSB的下一位的运算 中，0. 6V(Vin) < 2. 5V(化ef/2)，因此，MSB的下一位成为"0"，进而，下一位的运算中的输入 Vin成为 0. 6V(Vin)的 2 倍，为 1. 2V(Vin)。
[0048] 反复进行上述的一系列动作，直至LSB(最低有效位）为止，由此，第一实施方式所 涉及的AD变换电路1的输出值在2进制数表述中为"100011110"，在10进制数表述中为 "286 (dec)"。
[0049] 接着，作为本实施方式所涉及的AD变换电路1的比较例，列举具备PGA电路的结 构，将该比较例与第一实施方式所涉及的AD变换电路1进行对比。图6是作为第一实施方 式所涉及的AD变换电路的比较例，示出了具备PGA电路的结构的图。此外，图7是表示在 第一实施方式所涉及的AD变换电路中，当输入电压Vsig为1. 2V时将参照电压设成了满刻 度电压的1/1. 79倍化56倍）的情况下的概念图的图。
[0050] 在图6所示的结构中，代替本实施方式所涉及的AD变换电路1所具备的参照电压 生成部5,而是构成为，使参照电压化ef= 5.0V( =Vfs)为固定值，具备PGA电路7。其他 结构部与图1所示的第一实施方式所涉及的AD变换电路1同样。此外，与图5所说明的 情况同样，为循环型的9bit管线AD变换电路，满刻度电压Vfs= 5.0V，参照电压化ef= 5. 0V，输入电压Vsig=(Vin= )2. 8V。
[0051] 在该图6所示的结构中，当输入电压Vsig为1. 2V时将参照电压设成了满刻度电 压的1/1. 79倍化56倍）的情况下，图6所示的AD变换电路的输出值如图7所示，在2进 制数表述中为"011011011"，在10进制数表述中为"219(dec)"。
[0052] 在本实施方式所涉及的AD变换电路1中，在参照电压生成部5中，相对于Vfs，生 成AG指令值所示的模拟增益的倒数倍的参照电压化ef，由此，能够得到与设置PGA电路而 使Vsig成为了模拟增益倍时的输出值相同的输出值。
[005引另外，参照电压化ef设为VfsW下，化ef的设定范围如（1)式所示那样，需要设 定为使2*Vsig( =Vin)-化ef不超过Vfs的范围内。该是因为，在其结果（=Vout)超过 Vfs的情况下，下一位的运算不能够被正确地进行，会进行误变换。
[0054]在图8中示出了能够防止化ef>Vfs的参照电压生成部5的结构。图8是表示 第一实施方式所涉及的参照电压生成部的结构的图。
[00巧]如图8所示，参照电压生成部5例如具有多个电阻串联连接而成的串联电阻电路 51、开关电路52和选择器53。
[0056] 控制开关电路52,使得选择器53被从未图示的控制机构等输入有模拟增益指令 值（W下称作"AG指令值"），而输出与该AG指令值相应的参照电压化ef。
[0057] 在此，在本实施方式中，将对图8所示的直流电阻电路51施加的基准电压 (化ef(max))设为满刻度电压Vfs。通过设为该样的结构，即使在模拟增益为1W上的情况 下，也能够防止化ef>Vfs，能够防止误变换。
[0058] 另外，当然也可W是代替图8所示的串联电阻电路51，可W使用R-2R梯形电阻， 也可W为代替多个电阻而使用了多个电容器的结构。
[0059] 图9是表示在第一实施方式所涉及的AD变换电路中，当输入电压Vsig为2. 8V时 将参照电压设成了满刻度电压的1/1. 79倍化56倍）的情况下的概念图的图。
[0060] 在该图9所示的例子中，参照电压化ef/2成为1.4V，成为Vsig( = 2. 8V)的1/2。 该情况下，与在具备了图7所示的PGA电路7的结构中将模拟增益设为1. 79倍、换句话说 Vsig= 5. 0V的情况是等价的，输出值在2进制数表述中为"111111111"，在10进制数表述 中为"511((16(3)"。目日，在通过乘^模拟增益而成为￥313>￥'3的区域内，即便将使￥'3/2 乘W模拟增益的倒数倍后的值作为参照电压化ef，运算结果也会超过Vfs，输出满位（2进 制数表述中为"111111111")。
[0061] 图10是表示第一实施方式所涉及的管线AD变换电路中的模拟增益和参照电压之 间的关系W及相对于Vsig的输出值的图。
[0062] 如图10所示，参照电压生成部5对参照电压化ef的控制范围需要设定为；VfsW 下且如（1)式所示那样使2*Vsig( =Vin)-化ef不超过Vfs的范围内。
[0063] 另外，在上述说明中，示出了向循环型的管线AD变换电路进行应用的应用例，但 是，对图1所示的结构进行了多位的连接，对于将模拟运算部3的输出W及逻辑运算部4的 输出作为下一级的输入的管线型AD变换电路，同样也能够适用。
[0064] 根据第一实施方式，具有比较输入电压和参照电压来进行AD变换的循环型或并 列型的管线ADC结构，具备生成参照电压的参照电压生成部，根据模拟增益来变更参照电 压。作为其结果，能够获得如下效果：能够不设置PGA电路地进行增益调整，能够减少用于 实现固体摄像装置的成本。
[0065] 此外，通过对满刻度电压乘W模拟增益的倒数，能够获得与设置PGA电路来调整 了模拟增益的情况等价的输出值。
[0066] 此外，如（1)式所示那样，在使2*Vsig( =Vin)-化ef不超过Vfs的范围内设定 化ef，由此能够防止误变换。
[0067](第二实施方式）
[006引图11是表示第二实施方式所涉及的逐次比较型AD变换电路的结构的图。在第一 实施方式中，说明了向管线型的AD变换电路应用的应用例，但在图11所示的例子中，示出 了向逐次比较型的AD变换电路应用的应用例。另外，在CMOS