用于模数转换器的基于双比较器的误差校正方案的制作方法
【技术领域】
[0001]本申请主要涉及模数转换器。更为具体地，本公开涉及用于模数转换器的基于双比较器的误差校正方案。
【背景技术】
[0002]模数转换器(ADC)将模拟输入信号转换为数字表示。许多ADC使用逐次逼近寄存器(SAR)技术进行操作。SAR ADC将模拟输入电压与数模转换器(DAC)生成的各种参考电压电平连续比较。例如，在第一时钟周期期间，与最高有效位(MSB)相关的第一位判定基于模拟输入电压是否大于一半参考电压来进行。在下一个时钟周期期间，与第二最高有效位(MSB-1)相关的另一位判定基于模拟输入电压是否大于参考电压的四分之一或四分之三来进行。转换过程相应地继续并且DAC的输出逐次收敛到模拟输入电压，同时在每个时钟周期期间估计一位。
[0003]一些SAR ADC使用具有电容器阵列的电荷再分配技术。存储在电容器上的电荷被键控以执行从模拟域到数字域的转换。一些SAR ADC还包括连接到电阻器网络的最低有效位(LSB)电容器。沿电阻器网络的各种抽头点(tap point)被耦接至LSB电容器以生成附加位判定。
[0004]因为SAR ADC通常包括电容器和电阻器，基于参考电压生成的电压在能够进行位判定之前花一些时间来稳定。因此ADC的稳定时间能够不利地影响其性能。另外，SAR ADC常常固定输入电压并连续改变参考电压，这能够导致误差。许多SAR ADC使用冗余电容器方法用于误差校正，但目前还没有办法知道针对给定输入比较器进行关键判定的点(并因此没有办法知道针对给定输入在什么位置应用冗余电容器)。
【发明内容】
[0005]本公开提供用于模数转换器的基于双比较器的误差校正方案。
[0006]在第一示例中，一种方法包括:在模数转换器(ADC)的相同二进制算法迭代期间，米样第一比较器的第一输出电压和第二比较器的第二输出电压。该方法还包括识别第一输出电压的第一极性和第二输出电压的第二极性。该方法还包括如果第一极性等于第二极性，则插入至少一个冗余电容器以用于ADC的下一次二进制算法迭代。
[0007]在第二示例中，一种ADC包括第一比较器、第二比较器和判定定时比较逻辑单元。在ADC的相同二进制算法迭代期间，第一比较器经配置以输出第一输出电压以及第二比较器经配置以输出第二输出电压。该判定定时比较逻辑单元经配置以识别第一输出电压的第一极性和第二输出电压的第二极性，并且，如果第一极性等于第二极性，则插入至少一个冗余电容器以用于ADC的下一次二进制算法迭代。
[0008]在第三示例中，一种非临时性计算机可读介质包括计算机程序。计算机程序包括计算机可读程序代码，该计算机可读程序代码用于在ADC的相同二进制算法迭代期间采样第一比较器的第一输出电压和第二比较器的第二输出电压。该计算机程序还包括用于识别第一输出电压的第一极性和第二输出电压的第二极性的计算机可读程序代码。该计算机程序还包括用于以下操作的计算机可读程序代码:如果第一极性等于第二极性，则插入至少一个冗余电容器以用于ADC的下一次二进制算法迭代。
[0009]根据下列附图、描述以及权利要求，其他技术特征对于本领域的技术人员来说可以是明显的。
【附图说明】
[0010]为了更全面理解本公开及其优点，现结合附图参考下列描述，其中:
[0011]图1示出一个示例性模数转换器(ADC);
[0012]图2示出可以根据本公开的一个实施例实施下极板采样(bottom-platesampling)或上极板采样(top-plate sampling)的示例性 ADC;
[0013]图3不出根据本公开的一个实施例的不例性电压极性输出表；
[0014]图4示出根据本公开的一个实施例的图2的ADC的【具体实施方式】；
[0015]图5示出可以根据本公开的一个实施例实施下极板采样或上极板采样的带有偏置(offset)的示例性ADC ；
[0016]图6示出根据本公开的一个实施例的模拟浮栅晶体管的示例性电路；以及
[0017]图7示出根据本公开的一个实施例用于驱动ADC的示例过程。
【具体实施方式】
[0018]下文仅通过示例的方式讨论图1到图7以及用于描述本专利申请文件中的本发明的原理的各种示例，并且不应当以任何方式解释为限制本发明的范围。本领域的技术人员应当理解，本发明的原理可以以任何合适方式实施并在合适布置的任何类型的装置或系统中实施。
[0019]图1示出一种示例性模数转换器(ADC) 2。如图1所示，ADC 2包括各种开关4a_4b和电容器5a_5b。电容器和开关的数量能够改变以实现给定应用期望的任何一种数字转换分辨率水平。在操作时，开关4a-4b闭合并断开至Vin和Vip。开关4a-4b也被连接至参考电压VMf。
[0020]这里的模数转换过程是多步骤的过程。使用开关4a_4b和逐次逼近寄存器(SAR)逻辑件6确定上阶位(upper order bit)。在第一转换步骤期间，最大电容器经由其对应的开关连接至参考电压VMf，参考电压Vref对应于ADC 2的全量程范围。最大电容器与剩余电容器形成电容器分压器，所述剩余电容器连接到地并累积具有与最大电容器的电容等效的电容。因此，二分之一的VMf被叠加在比较器8的反相输入端，该反相输入端已经有-V ^的电压。因此，比较器8的反相端子上的电压是_Vin+VMf/2。
[0021]满VMf电压范围(也被称为“最高有效位电压”)的中点(V ref/2)是最高有效位在“O”与“ I ”之间变化的电压。也就是说，如果Vin小于V ref/2,则最高有效位是“O”。如果Vin大于VMf/2，则最高有效位是“I”。比较器8的反相输入端具有电压-Vin+VMf/2，并且比较器8的非反相输入端具有等于地的电压。因此，如果Vin大于V Mf/2，则比较器8的输出为“1”，并且如果Vin小于V m/2，则输出为“O”。比较器8的输出状态由SAR逻辑件6采集并存储为最高有效位。就这一点而言，已知输入电压Vin在满VMf电压范围的下半部分中还是在满Vref电压范围的上半部分中。
[0022]为确定下一个最高有效位，下一个开关由SAR逻辑件6控制以将VMf连接到下一个电容器。如果用于最高有效位的第一转换步骤确定最高有效位是“0”，则下一个开关反转接地。否则，下一个开关连接到VMf。如果来自第一步骤的最高有效位是“1”，则比较器8的反相输入端等于_Vin+3/4(VMf)。如果来自第一步骤的最高有效位是“0”，则比较器8的反相输入端等于_Vin+l/4 (Vref)。
[0023]换句话说，比较器8的反相输入端上的节点电压被强制为被确定包含Vin的任何一个电压范围(上半部分或下半部分)的中点电压。比较器8的输出指示上半Vin/下半Vin的一半(其四分点)处于什么位置。例如，如果第一步骤产生的最高有效位是“0”，则得知Vin在地与VMf/2之间。在第二周期中，地与Vref/2的范围(已知Vin驻留的其中)被中点电压(V&/4)分成两个相等的部分，并且Vin再次与新的中点电压比较。如果Vin低于新的中点电压，则下一个最高有效位是“O”；否则下一个最高有效位是“I”。此过程针对每个后续电容器继续，直到确定所有的位。
[0024]注意，上述操作已经针对在电容器的上极板上采样输入信号(如图1所示)的情况描述。然而，本领域的技术人员将理解，当在电容器的下极板上采样将要被转换的输入信号(也称为下极板采样)时，能够使用类似方法用于确定位。
[0025]图2示出可以根据本公开的一个实施例实施下极板采样或上极板采样的示例性ADC 10。ADC 10能够具有任何期望的位数。例如，ADClO可以是12位转换器，意味着模拟输入电压被转换为12位输出数字表示。不同于12位的其他数字表示也是可能的。
[0026]ADC 10是SAR级ADC并包括两个数模转换器(DAC) 12a_12b、共模(CM)电压14、前置放大器(PREAMP，前置放大器)16、可编程控制模块19a-19d、两个比较器(CMP) 20a_20b以及判定定时比较(decis1n timing comparison, DTC)逻辑单元 22。DAC 12a_12b 可以包含电容器的上极板采样或下极板采样功能。
[0027]比较器20a_20b经配置以比较DAC 12a生成的电压和DAC 12b生成的电压。比较器20a-20b中的每个在转换过程期间每次按顺序生成一个输出位。每个比较器20a-20b经进一步配置以输出电压，其中该输出电压包括极性。
[0028]本公开的各种实施例认识并考虑到，在SAR ADC中存在比较器判定误差。例如，当到比较器8的输入彼此非常接近并且比较器8无法分辨电压差时，能够发生这些误差。