成；所述晶体管Q2的基极还与晶体管Ql的集电极相连接，而晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接；所述驱动芯片M的VCC管脚与极性电容C2的正极相连接，而驱动芯片M的INP管脚则与极性电容C2的负极相连接。
[0011]所述逻辑控制电路由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，以及与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路组成。
[0012]所述第一逻辑链路由非门IC1，输入端与非门ICl的输出端相连接、输出端顺次经电阻Rl1、二极管D4后与与非门IC4的正极输入端相连接的非门IC2，与与非门IC4的正极输入端相连接的滤波延时电路，P极与非门ICl的输入端相连接、N极顺次经电阻R9和电容C6后与非门ICl的输入端相连接的二极管D2，以及与二极管D2相并联的电阻R8组成；所述电容C6与电阻R9的连接点接地，二极管D2的N极与功率放大器Pl的输出端相连接，非门IC2的输出端和非门IC5的输出端则均与功率放大器P2的输出端相连接。
[0013]所述的第二逻辑链路由异或门IC6，P极与与非门IC4的正极输入端相连接、N极与异或门IC6的第一输入端相连接的二极管D5，N极与非门IC3的输入端相连接、P极与脉冲比较器Ul的输出端相连接的二极管D3，与二极管D3相并联的电阻R10，正极与二极管D3的N极相连接、负极接地的电容C7，以及N极与异或门IC6的第一输入端相连接、P极与脉冲比较器Ul的输出端相连接的二极管D6组成；所述异或门IC6的第二输入端与非门IC5的输出端相连接，而异或门IC6的输出端则与脉冲比较器U2的输出端相连接。
[0014]所述滤波延时电路由电解电容C8，以及串接在电解电容C8的正极和负极之间的电阻R12组成；所述二极管D4的N极则与该电解电容CS的正极相连接。
[0015]为确保使用效果，所述驱动芯片M为LTC4440A集成芯片。
[0016]本发明较现有技术相比，具有以下优点及有益效果:
[0017](I)本发明不仅具有短路保护、过压保护及开路保护的功能，而且其功耗较低，仅为传统保护电路功耗的1/3。
[0018](2)本发明设有开关电流源，因此能确保保护电路自身的用电需求，能有效的避免外部电磁干扰，提高控制的灵敏度和精度。
[0019](3)本发明采用LTC4440A集成芯片来作为驱动芯片，可禁止外部场效应管的启动，从而确保本发明不受外部电源的干扰。
[0020](4)本发明还具有欠压闭锁功能，能有效的克服传统保护电路的延迟效应。
[0021](5)本发明设置有滤波放大电路，能够更好的对信号进行过滤与放大，大大提高了产品的适应能力与精准性。
【附图说明】
[0022]图1为本发明的整体结构示意图。
[0023]图2为本发明的栅极驱动电路结构示意图。
[0024]图3为本发明的逻辑控制电路结构示意图。
[0025]图4为本发明的逻辑保护射极耦合式放大电路的结构示意图。
[0026]图5为本发明的滤波放大电路的电路图。
[0027]附图标记说明:
[0028]10、滤波放大电路；20、逻辑保护射极耦合式放大电路；30、振荡器；40、逻辑控制电路；50、栅极驱动电路。
【具体实施方式】
[0029]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0030]实施例
[0031]如图1所示，本发明主要由栅极驱动电路50，逻辑控制电路40，振荡器30，功率放大器Pl，功率放大器P2，脉冲比较器Ul，脉冲比较器U2，光束激发式逻辑放大电路，场效应管MOS1、场效应管MOS2、场效应管MOS3和场效应管M0S4，滤波放大电路，以及逻辑保护射极耦合式放大电路20组成。
[0032]连接时，功率放大器Pl的输出端、功率放大器P2的输出端以及脉冲比较器Ul的输出端和脉冲比较器U2的输出端均与逻辑控制电路40相连接，而振荡器30的两个输出端则分别与脉冲比较器Ul的负极输入端和脉冲比较器U2的负极输入端相连接，以确保该振荡器30能为脉冲比较器Ul和脉冲比较器U2提供PWM宽脉冲信号。
[0033]同时，该场效应管MOSl的源极与脉冲比较器Ul的正极输入端相连接，其漏极则与场效应管MOS2的源极相连接；场效应管MOS3的源极与脉冲比较器U2的正极输入端相连接，其漏极则与场效应管M0S4的源极相连接；所述场效应管M0S2的栅极还与功率放大器Pl的正极输入端相连接，其漏极接地；所述场效应管M0S4的栅极还与功率放大器P2的正极输入端相连接，其漏极接地。所述的光束激发式逻辑放大电路和逻辑保护射极耦合式放大电路20则串接在功率放大器Pl的负极输入端和功率放大器P2的负极输入端之间。
[0034]其中，场效应管MOSl与场效应管M0S2的连接点和场效应管M0S3与场效应管M0S4的连接点共同作为本发明的输出端，用于与外部的LED灯或者其他LED驱动系统相连接。
[0035]所述的光束激发式逻辑放大电路主要由功率放大器P3，与非门ICl，与非门IC2，与非门IC3，负极与功率放大器P3的正极输入端相连接、正极经光二极管D7后接地的极性电容C9，一端与极性电容C9的正极相连接、另一端经二极管D8后接地的电阻R13，正极与电阻R13和二极管D8的连接点相连接、负极接地的极性电容C11，一端与与非门ICl的负极输入端相连接、另一端与功率放大器P3的正极输入端相连接的电阻R14，串接在功率放大器P3的负极输入端与输出端之间的电阻R15，一端与与非门ICl的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R16，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C10，以及一端与极性电容Cll的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R17组成。
[0036]同时，所述与非门ICl的正极输入端与功率放大器P3的负极输入端相连接，其输出端与与非门IC2的正极输入端相连接；与非门IC3的正极输入端与功率放大器P3的输出端相连接，而极性电容C9的正极则与功率放大器Pl的负极输入端相连接。
[0037]如图5所示，所述滤波放大电路10由三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，三极管VT107，运算放大器P101，运算放大器P102，电阻R101，电阻R102，电阻R103，电阻R104，电阻R105，电阻R106，电阻R107，电阻R108，电阻R109，电阻R110，电阻R111,电阻R112，电阻R113，电阻R114，电阻R115，电容C101,电容C102，电容C103，电容C104，电容C105，电容C106，电容C107，电容C108，二极管D101，二极管D102，二极管D103组成。
[0038]连接时，电阻RlOl的一端作为输入端、另一端与三极管VT107的基极相连接，电容ClOl与电阻RlOl并联，电阻R103的一端与三极管VT107的基极相连接、另一端经电阻R105后与三极管VT107的发射极相连接，电阻R102的一端与三极管VT107的基极相连接、另一端经电阻R104后与三极管VT107的集电极相连接，电容C104的正极与三极管VT107的发射极相连接、负极与电阻R103和电阻R105的连接点相连接，电阻R114串接在三极管VTlOl的基极与发射极之间，电阻R113的一端接地、另一端与三极管VT102的基极相连接，二极管DlOl的P极与三极管VT103的基极相连接、N极经电容C103后与三极管VT107的集电极相连接，二极管D103的P极经二极管D102后与二极管DlOl的N极相连接、N极与三极管VT106的基极相连接，电阻Rlll串接在三极管VT106的基极与集电极之间，电阻Rl 12的一端接地、另一端与三极管VT104的发射极相连接，电容C105的负极接地、正极经电阻R106后与电容C104的正极相连接，电阻R108的一端与电容C105的正极相连接、另一端与运算放大器PlOl的负输入端相连接，电阻R107的一端与电容C105的正极相连接、另一端与运算放大器PlOl的输出端相连接，电容C106的串接在运算放大器PlOl的负输入端与输出端之间，电容C108的负极接地、正极与运算放大器P102的正输入端相连接，电容C107的负极经电阻R109后与运算放大器PlOl的输出端相连接、正极与运算放大器P102的负输入端相连接，电阻RllO的一端与电容C107的负极相连接、另一端与电容C108的正极相连接，电容C102的负极与三极管VT107的基极相连接、正极经电阻R115后与三极管VT104的发射极相连接；其中，电容C104的负极还同时与三极管VT106的集电极和三极管VT105的集电极相连接，三极管VTlOl的发射极、三极管VT103的集电极和三极管VT104的集电极均与电阻R102和电阻R104的连接点相连接，三极管VTlOl的基极与三极管VT102的发射极相连接，三极管VTlOl的集电极与三极管VT102的基