基于大容量叠层电容的pcb板布局的方法和pcb板结构的制作方法
【技术领域】
[0001]本发明实施例涉及应用电子技术领域，尤其涉及一种基于大容量叠层电容的印刷电路板(Printed circuit board, PCB)布局的方法和PCB板结构。
【背景技术】
[0002]大容量叠层电容采用片式结构，容易片式化，是当今移动通信设备、计算机板卡以及家电遥控器中使用最多的元件之一。为了满足移动终端的整机向小型化、大容量化、高可靠性和低成本方向发展的需要，大容量叠层电容本身也在迅速地发展:种类不断增加、体积不断缩小、性能不断提高、技术不断进步、材料不断更新，轻薄短小系列产品已趋向于标准化和通用化。
[0003]在现有的移动终端中含有大量的大容量叠层电容，而大容量叠层电容具有压电效应，压电效应产生的震动会传递到PCB板上，如图1A和IB所示，大容量叠层电容11均设置在PCB板12的同一平面上，且各个大容量叠层电容作用在PCB板上的震动方向相同如图1A中箭头方向所示，从而引起PCB板震动，产生震动噪音。
【发明内容】
[0004]本发明实施例提供一种基于大容量叠层电容的PCB板布局的方法和PCB板结构，以减小PCB板上的大容量叠层电容的震动所带来的PCB板的震动。
[0005]第一方面，本发明实施例提供了一种基于大容量叠层电容的印刷电路板PCB结构，包括:至少一个第一大容量叠层电容、PCB板以及与所述第一大容量叠层电容相同个数的第二大容量叠层电容；
[0006]所述第一大容量叠层电容设置在所述PCB板平面的第一位置；
[0007]所述第二大容量叠层电容设置在所述PCB板平面的第二位置；
[0008]所述第一大容量叠层电容在所述第一位置产生的压电效应带来的第一震动作用在所述PCB板的第一震动方向与所述第二大容量叠层电容在所述第二位置产生的压电效应带来的第二震动作用在所述PCB板的第二震动方向相反，且所述第一震动作用在所述PCB板的第一震动强度与所述第二震动作用在所述PCB板的第二震动强度之差小于预设阈值；
[0009]所述预设阈值小于所述第一震动强度和所述第二震强度中的最小值。
[0010]第二方面，本发明实施例还提供一种终端设备，包括上述第一方面所述的基于大容量叠层电容的PCB板结构。
[0011]第三方面，本发明实施例还提供一种基于大容量叠层电容的PCB板布局的方法，包括:
[0012]将至少一个第一大容量叠层电容设置在所述PCB板平面的第一位置；
[0013]将与所述第一大容量叠层电容相同个数的第二大容量叠层电容设置在所述PCB板平面的第二位置；
[0014]所述第一大容量叠层电容在所述第一位置产生的压电效应带来的第一震动作用在所述PCB板的第一震动方向与所述第二大容量叠层电容在所述第二位置产生的压电效应带来的第二震动作用在所述PCB板的第二震动方向相反，且所述第一震动作用在所述PCB板的第一震动强度与所述第二震动作用在所述PCB板的第二震动强度之差小于预设阈值；
[0015]所述预设阈值小于所述第一震动强度和所述第二震强度中的最小值。
[0016]本发明实施例中，设置在所述PCB板平面的第一位置的所述第一大容量叠层电容在所述第一位置产生的压电效应带来的第一震动作用在所述PCB板的第一震动方向，与设置在所述PCB板平面的第二位置的所述第二大容量叠层电容在所述第二位置产生的压电效应带来的第二震动作用在所述PCB板的第二震动方向相反，且所述第一震动作用在所述PCB板的第一震动强度与所述第二震动作用在所述PCB板的第二震动强度之差小于预设阈值；所述预设阈值小于所述第一震动强度和所述第二震强度中的最小值。本发明实施例最终作用在所述PCB板的震动强度为所述第一大容量叠层电容产生的压电效应带来的震动作用在所述PCB板震动强度和所述第二大容量叠层电容产生的压电效应带来的震动作用在所述PCB板震动强度之差，从而减小作用在所述PCB板的震动强度，减少震动噪声。
【附图说明】
[0017]图1A为现有技术提供的基于大容量叠层电容的PCB板结构的主视示意图；
[0018]图1B为现有技术提供的基于大容量叠层电容的PCB板结构的俯视示意图；
[0019]图2是本发明实施例一提供的基于大容量叠层电容的印刷电路板PCB结构的结构示意图；
[0020]图3是本发明实施例三提供的基于大容量叠层电容的印刷电路板PCB布局方法的流程示意图。
【具体实施方式】
[0021]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0022]实施例一
[0023]图2为本发明实施例一提供的基于大容量叠层电容的印刷电路板PCB结构的结构示意图，如图2所示，具体包括:
[0024]至少一个第一大容量叠层电容21、PCB板22以及与所述第一大容量叠层电容相同个数的第二大容量叠层电容23 ;
[0025]所述第一大容量叠层电容21设置在所述PCB板22平面的第一位置；
[0026]所述第二大容量叠层电容设置23在所述PCB板22平面的第二位置；
[0027]所述第一大容量叠层电容21在所述第一位置产生的压电效应带来的第一震动作用在所述PCB板22的第一震动方向，与所述第二大容量叠层电容23在所述第二位置产生的压电效应带来的第二震动作用在所述PCB板22的第二震动方向相反，且所述第一震动作用在所述PCB板22的第一震动强度与所述第二震动作用在所述PCB板22的第二震动强度之差小于预设阈值；
[0028]所述预设阈值小于所述第一震动强度和所述第二震强度中的最小值。
[0029]其中，所述大容量叠层电容可为片式叠层陶瓷电容器。所述第一大容量叠层电容和所述第二大容量叠层电容可为同一种类的电容，也可为不同种类的电容。但需保证所述第一大容量叠层电容在所述PCB板的第一位置和所述第二大容量叠层电容在所述PCB板的第二位置产生的压电效应带来的震动作用在所述PCB板的震动方向相反。
[0030]所述第一位置和所述第二位置的具体可根据实际情况选取，只要保证所述第一大容量叠层电容在所述第一位置产生的压电效应带来的第一震动作用在所述PCB板的第一震动方向，与所述第二大容量叠层电容在所述第二位置产生的压电效应带来的第二震动作用在所述PCB板的第二震动方向相反，且所述第一震动作用在所述PCB板的第一震动强度与所述第二震动作用在所述PCB板的第二震动强度之差小于预设阈值即可。
[0031]本实施例设置在所述PCB板平面的第一位置的所述第一大容量叠层电容在所述第一位置产生的压电效应带来的第一震动作用在所述PCB板的第一震动方向，与设置在所述PCB板平面的第二位置的所述第二大容量叠层电容在所述第二位置产生的压电效应带来的第二震动作用在所述PCB板的第二震动方向相反，且所述第一震动作用在所述PCB板的第一震动强度与所述第二震动作用在所述PCB板的第二震动强度之差小于预设阈值；所述预设阈值小于所述第一震动强度和所述第二震强度中的最小值。从而减少作用在所述PCB板的震动强度，减少震动噪声。
[0032]示例性的，在上述实施例的基础上，所述第一位置和所述第二位置呈镜像对称。
[0033]示例性的，在上述实施例的基础上，所述第一位置位于所述PCB板平面的上方，所述第二位置位于所述PCB板平面的下方。
[0034]具体的，如图2所示，为保证最大限度的减少大容量叠层电容对所述PCB板的震动影响，可将所述第一大容量叠层电容21设置在所述PCB板22平面的上方，将所述第二大容量叠层电容23设置在所述PCB板22平面的下方，并且所述第一大容量叠层电容21在所述PCB板22上的投影与所述第二大容量叠层电容23在所述PCB板22上的投影互相重叠。
[0035]示例性的，在具体实现时，可选取的所述第一大容量叠层电容和所述第二大容量叠层电容需满足下述条件:
[0036]当所述第一大容量叠层电容和所述第二大容量叠层电容为不同型号的电容时，所述第一大容量叠层电容产生的压电效应带来的自身的震动方向与所述第二大容量叠层电容产生的压电效应带来的自身的震动方向相同，且所述第一大容量叠层电容产生的压电效应带来的自身的震动强度与所述第二大容量叠层电容产生的压电效应带来的自身的震动强度之差小于预设阈值。
[0037]或者，所述第一大容量叠层电容和所述第二大容量叠层电容为同一型号的电容。
[0038]具体的，当所述第一大容量叠层电容和所述第二大容量叠层电容为不同型号的电容时，需保证所述第一大容量叠层电容和所述第二大容量叠层电容产生的压电效应带来的自身的震动方向相同。例如，当所述第一大容量叠层电容和所述第二大容量叠层电容的电容焊盘放置在同一平面时，均产生向上或向下的震动方向。
[0039]如图2所示，分别将所述第一大容量叠层电容21和所述第二大容量叠层电容23的电容焊盘焊接在所述PCB板22的上下两侧，且呈镜像对称。那么，所述第一大容量叠层电容21在所述PCB板22的上表平面产生的压电效应带来的震动作用在所述PCB板22的震动方向向上如图2中箭头所示，所述第二大容量叠层电容23在所