一种电磁兼容的展频装置和产生展频时钟信号的方法
【技术领域】
[0001]本发明涉及电磁兼容技术领域，具体涉及一种电磁兼容的展频装置和产生展频时钟信号的方法。
【背景技术】
[0002]随着电子产品智能化、高速化的发展，电磁兼容已经成为考核电子产品质量的一项重要指标。根据国际电子委员会标准IEC对电磁兼容的定义，其主要包括EMI (电磁发射)和EMS(电磁抗扰)两部分。如图1所示，晶振电路始终作为电子产品的核心功能器件，用于产生时钟信号，其直接与MCU连接，同时也是EMI发射的主要源头，因此对晶振时钟的EMI抑制显得尤为重要。
[0003]现有对于晶振时钟EMI抑制的方案主要包括接地、屏蔽、滤波三种传统方式，但是上述方式会由于某些外部因素导致其抑制效果不理想，具体是:
[0004]1、接地，接地可能会把晶振的时钟信号干扰引入地平面造成负面效果；
[0005]2、采用金属屏蔽罩对晶振电路进行屏蔽，金属屏蔽罩虽然可以对晶振发射进行抑制，但由于电子产品有着小型化、集成化设计的趋势，且PCB走线错综复杂，晶振干扰易通过PCB走线之间的窜扰发射出去。
[0006]3、对晶振电路进行滤波处理，可以降低晶振时钟的输出幅值，减少EMI发射，但滤波电路的存在会改变晶振时钟信号的信号波形，如晶振时钟信号的上升和下降沿时间，破坏时钟信号的信号完整性，影响系统工作的稳定性。
[0007]上述的传统整改手段虽然在一定程度上可以降低EMI发射，但由于其不是在时钟源头进行EMI抑制，因此需要花费大量时间对晶振时钟发射的传播路径进行排查，在EMI整改过程中耗费大量时间。
【发明内容】
[0008]本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种电磁兼容的展频装置，提高晶振时钟EMI的抑制效果。
[0009]本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种产生展频时钟信号的方法，提高晶振时钟EMI的抑制效果。
[0010]本发明解决其技术问题所采用的技术方案是，提供一种电磁兼容的展频装置，该展频装置设置在时钟源和处理器之间，用于提高晶振时钟EMI的抑制效果，其包括展频单元、展频率调节单元和输出匹配单元:
[0011]展频单元，其与时钟源连接，其用于根据展频率将时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号；
[0012]展频率调节单元，其与展频单元连接，其用于设置展频单元的展频率，提高电路兼容性；
[0013]输出匹配单元，其置于展频单元与处理器之间，其用于调节展频单元输出幅值，提高电路兼容性。
[0014]其中，较佳方案是:该展频单元包括但不限于一种展频1C，其包括相位产生器和相位调节器:
[0015]相位产生器，其输入端与时钟源连接，其输出端与相位调制器连接，其还与展频率调节单元连接，其根据展频率，将时钟信号进行初步调制，产生具有相位差的调制时钟信号;
[0016]相位调制器，其接收相位产生器输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
[0017]其中，较佳方案是:该相位调制器包括一调制率模块，该调制率模块用于设置相位调制器的调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间周期性变换。
[0018]其中，较佳方案是:还包括一演算单元，其用于计算出调制周期，该演算单元与相位调制器连接，其用于满足不同电路对调制频率的要求。
[0019]其中，较佳方案是:该展频率调节单元包括控制电路，该控制电路包括第一控制输入端和第二控制输入端。
[0020]其中，较佳方案是:该控制电路还包括与第一控制输入端连接的第一展频调节电阻，和与第二控制输入端连接的第二展频调节电阻。
[0021]其中，较佳方案是:还包括一个电阻分压网络，其与展频单元连接，其用于调节展频单元的输出幅值。
[0022]本发明解决其技术问题所采用的技术方案是，提供一种产生展频时钟信号的方法，包括步骤:
[0023]S1、设置展频率；
[0024]S2、根据展频率将接收到的时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号。
[0025]其中，较佳方案是，在步骤SI中还包括步骤:
[0026]S21、根据展频率，将时钟信号进行初步调制，产生具有相位差的调制时钟信号；
[0027]S22、检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
[0028]其中，较佳方案是，在步骤S21中有序排列的方式是:设置调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间周期性变换。
[0029]本发明的有益效果在于，与现有技术相比，本发明通过设计一种用于抑制晶振电路EMI发射的展频装置和产生展频时钟信号的方法，从时钟源头对EMI发射进行抑制，降低晶振时钟基波及谐波的信号频谱幅值，从而快速有效的解决晶振时钟的EMI发射问题，提高晶振时钟EMI的抑制效果，保持信号的完整性；同时，展频装置可直接设置在晶振电路上，结构简单，成本低。
【附图说明】
[0030]下面将结合附图及实施例对本发明作进一步说明，附图中:
[0031]图1是现有技术的晶振的电路连接图；
[0032]图2是本发明时钟源与展频装置的结构框图；
[0033]图3是本发明时钟源与展频装置的具体结构框图；
[0034]图4是本发明时钟源与展频装置的电路图；
[0035]图5是本发明时钟信号调制前的波形图；
[0036]图6是本发明时钟信号调制后的波形图；
[0037]图7是本发明时钟信号调制前的频谱图；
[0038]图8是本发明时钟信号调制后的波形图；
[0039]图9是本发明产生展频时钟信号的方法框图；
[0040]图10是本发明相位调制的方法框图。
【具体实施方式】
[0041]现结合附图，对本发明的较佳实施例作详细说明。
[0042]如图2所示，本发明提供一种展频装置的优选实施例，其中图2是时钟源与展频装置的结构框图。
[0043]—种电磁兼容的展频装置，包括展频单元10和展频率调节单元20，展频单元10分别与时钟源30和展频率调节单元20连接，时钟源30将时钟信号发送到展频单元10中，展频单元10将时钟信号进行相位调制，输出展频时钟信号。
[0044]具体地，展频率调节单元20用于设置展频单元10的展频率，提高电路兼容性；展频单元10根据展频率将时钟信号进行相位调制，降低时钟信号基波和时钟信号谐波的信号频谱幅值，并输出展频时钟信号，用于抑制时钟源30的EMI发射。
[0045]本实施例中的展频单元10，可直接设置在时钟源30和处理器40之间，降低时钟源30的EMI发射，快速解决EMI过高的问题；同时无需将原有电路重新设计，减少工作量，降低成本，有利于降低产品的EMI。
[0046]如图3和图4所示，本发明提供一种展频装置的较佳实施例，其中图3是时钟源与展频装置的具体结构框图，图4是时钟源与展频装置的电路图。
[0047]展频单元10包括相位产生器11和相位调制器12，相位产生器11的输入端与时钟源30连接，相位产生器11的输出端与相位调制器12连接，相位产生器11的展频率控制端或展频率输入端与展频率调节单元20连接，相位调制器12的输出端与处理器40连接。
[0048]具体地，相位产生器11根据已设展频率，将接收到的时钟信号进行初步调制，产生具有相位差的调制时钟信号，并输出到相位调制器12中；相位调制器12接收相位产生器11输出的调制时钟信号，并检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
[0049]进一步地，展频单元10还包括一演算单元13，其用于计算出调制周期，演算单元13与相位调制器12连接，其中，调制周期是展频时钟信号的周期。
[0050]本实施例中，相位产生器11与展频率调节单元20的工作方式包括两种:
[0051]1、相位产生器11的展频率由展频率调节单元20提供，故相位产生器11包括一展频率输入端，展频率调节单元20通过展频率输入端与相位产生器11连接，用于设置相位产生器11的内部展频率，具体为:相位调制器12包括一调制率模块121，调制率模块121用于设置相位调制器12的调制率，并在调制周期中，使相位差值按照调制率在最小和最大的差值之间线性变换；
[0052]2、相位产生器11内部产生展频率，故相位产生器11包括一展频率控制端，展频率调节单元20通过展频率控制端与相位产生器11连接，用于设置相位产生器11的内部展频率。
[0053]根据上述相位产生器11与展频率调节单元20第二种方式，可知，展频率调节单元20包括控制电路21，控制电路21包括第一控制输入端和第二控制输入端。其中，控制电路21还包括与第一控制输入端连接的第一展频调节电阻，和与第二控制输入端连接的第二展频调节电阻。
[0054]具体地，并参考图4，主IC的引脚6和引脚7与主IC内部的展频率调节单元20连接(图4未显示)，主IC的引脚6和引脚7有与主IC外部