滤除工频干扰的软件锁相环的制作方法
【技术领域】
[0001] 本发明设及滤除工频干扰的技术领域，特别是设及一种滤除工频干扰的软件锁相 环。
【背景技术】
[0002] 众所周知，工频干扰（PU即为市电电压W电磁波的福射形式对电气设备和电子 设备造成的干扰，其频率为50化。W现代医疗领域为例，虽然现代生物信号处理技术得到了 很大的提高，但在所有生物信号的采集中都存在工频干扰，尤其是人体的屯、电信号巧CG)， 作为一种重要的生命体征参数，包含了丰富的病理信息，对医生正确诊断屯、血管疾病具有 重要的参考价值。但屯、电信号一般比较微弱，频率为在0~100化之间。因此在屯、电信号 的采集、处理等过程中，50化的工频干扰就是较为典型的干扰之一。一般来说多采用硬件采 集电路设计，如屏蔽、接地和模拟滤波电路等措施，但运些硬件方法在数字采样中也会产生 新的干扰，并不能完全滤除工频干扰。因此，基于软件设计的滤波方法来消除屯、电信号的工 频干扰成为一种必要的手段，近几年一些算法层出不穷，如梳状滤波器的设计、减法锁定技 术等。但是运些方法中，只有当采样频率与电源频率同频有谐波产生时，干扰才能达到最大 的抑制，而当电源频率改变时，上述方法就失去了效率。一般来说，长期内（〉24小时）电源 频率是非常稳定的，但是在短期内，连续变化的负载电网频率是不稳定的，误差范围一般在 ±0.IHz内，也可高达±0. 2Hz。较大的浮动，可导致系统的加载自动脱落而致崩溃。
[0003] 最近有关于基于软件设计的输入共模锁相技术（S化L)，该方法是基于两个数字稳 压控制环路维护电阻式和电容输入共模阻抗平衡的设计，在平衡时进行屯、电信号的采集， 但其控制环需要精确的同相和同步，否则也会失稳。在其它应用中，也必须是同步的。
[0004]因此亟需提供一种新型的滤除工频干扰的软件锁相环来解决上述问题。
【发明内容】
[0005] 本发明所要解决的技术问题是提供一种滤除工频干扰的软件锁相环，能够通过软 件产生同步的工频共模干扰，有效滤除数字信号中的工频干扰。
[0006] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种滤除工频干扰的 软件锁相环，其输入的信号为模拟信号，输出的信号为数字信号，所述软件锁相环包括依次 连接的模数转换器、鉴相器、环路滤波器、数控振荡器，数控振荡器的输出端分别连接鉴相 器、模数转换器，分别向鉴相器、模数转换器提供参考信号、同步信号，数控振动器的输入端 输入一时钟信号；
[0007] 环路滤波器包括正向通路与若干旁路，正向通路包括依次连接的第一求和器、第 二求和器、第一放大器、第二放大器、第=求和器、第四求和器；若干旁路包括第一延迟器、 第二延迟器、第=延迟器、第=放大器，第一延迟器的输入端、第二延迟器的输出端及鉴相 器的输出端与第一求和器的输入端相连，第一延迟器的输出端与第二求和器的输入端相 连，第二延迟器的输入端与第一放大器的输入端相连、输出端与第一求和器的输入端相连， 第二放大器的输入端与第一放大器的输出端相连、输出端与第四求和器的输入端相连，第 =延迟器的输入端与第=求和器的输出端相连、输出端与第=求和器的输入端相连，第= 放大器的输入端与第二放大器的输入端相连、输出端与第四求和器的输入端相连。
[0008] 在本发明一个较佳实施例中，环路滤波器的传输函数为
[0010] 其中，T为时钟信号的采样周期，1。^为工频干扰的周期，k1、4,分别为第二放大器、 第=放大器的增益系数。环路滤波器是所述软件锁相环中关键一环，其直接关系到整个系 统是否具有稳定的频率响应。
[0011] 在本发明一个较佳实施例中，在环路滤波器中设有一平均器，包括第一延迟器、第 二延迟器、第一求和器、第二求和器，其传输函数为
[0013] 所述平均器为一个锁相周期的均衡器，可阻止数控振荡器的抖动输出及所有谐 波。
[0014] 在本发明一个较佳实施例中，为防止过采样，时钟信号的采样频率fg与工频干扰 的采样频率fpLs之间的关系为fS=NfPW4《N《6。
[0015] 在本发明一个较佳实施例中，若鉴相器输入端的数字信号位数为n，数控振荡器输 入端的数字信号位数为m，则n>m。鉴相器输入端的数字信号经过环路滤波器的数据整合 后，其输出的数字信号位数将不大于输入端的数字信号位数。
[0016] 本发明的有益效果是：本发明所述软件锁相环结构新颖，流程简单，成本低，数字 化的锁相环性能更加精确、可靠；可产生同步的工频共模干扰，不但可W在ECG信号处理中 使用，还可W应用到同步的其它数字信号处理应用领域；输入任意的频率信号时，DCO可保 证有稳定的频率响应，其同步在软件中完成，没有硬件生产成本，在实际应用中操作方便， 性能稳定。
【附图说明】
[0017] 图1是本发明滤除工频干扰的软件锁相环一较佳实施例的结构框图；
[0018] 图2是所述环路滤波器的结构框图；
[0019] 图3是所述滤除工频干扰的软件锁相环优化时的SINMULINK模型示意图；
[0020] 图4是图3的仿真结果示意图；
[0021] 图5是图4在1. 8s时的局部放大仿真结果示意图；
[0022] 图6是所述软件锁相环在测试实验条件为输入电压为0. 2化P、频率为50化下的响 应曲线；
[0023] 图7是所述软件锁相环在测试实验条件为输入电压为0. 6化P、频率为50化下的响 应曲线；
[0024] 图8是所述软件锁相环在测试实验条件为输入电压为0. 6化P、频率为51化下的响 应曲线；
[0025] 图9是所述软件锁相环在测试实验条件为输入电压为I. 6化p、频率为51化下的响 应曲线；
[0026] 附图中各部件的标记如下：1、第一求和器，2、第二求和器，3、第S求和器，4、第四 求和器，5、第一延迟器，6、第二延迟器，7、第=延迟器，8、第一放大器，9、第二放大器，10、第 ;放大器。
【具体实施方式】
[0027] 下面结合附图对本发明的较佳实施例进行详细阐述，W使本发明的优点和特征能 更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
[0028]请参阅图1和图2，本发明实施例包括：
[0029] 一种滤除工频干扰的软件锁相环，包括依次连接的模数转换器（ADC)、鉴相器 (P皿)、环路滤波器（LF)、数控振荡器值CO),数控振荡器的输出端分别连接鉴相器、模数转 换器，分别向鉴相器、模数转换器提供参考信号、同步信号，数控振动器的输入端输入一时 钟信号；所述软件锁相环输入的信号为模拟信号，经过模数转换器之后成为比特流的数字 信号形式，鉴相器用方波或正弦波作为参考波形，与输入信号进行混频，可简化鉴相器的工 作过程，数控振荡器可作为一个定时器或频率转换器，由DCO输出信号的频率由DCO输入电 压控制。若鉴相器输入端的数字信号位数为n，经过环路滤波器的数据整合后，其输出的数 字信号位数将不大于输入端的数字信号位数，即若数控振荡器输入端的数字信号位数为m， 则n>m。
[0030] 环路滤波器包括正向通路与若干旁路，正向通路包括依次连接的第一求和器1、第 二求和器2、第一放大器8、第二放大器9、第S求和器3、第四求和器4 ;若干旁路包括第一 延迟器5、第二延迟器6、第=延迟器7、第=放大器10,第一延迟器5的输入端、第二延迟器 6的输出端及鉴相器的输出端与第一求和器1的输入端相连，第一延迟器5的输出端与第二 求和器2的输入端相连，第二延迟器6的输入端与第一放大器8的输入端相连、输出端与第 一求和器1的输入端相连，第二放大器9的输入端与第一放大器8的输出端相连、输出端与 第四求和器4的输入端相连，第=延迟器7的输入端与第=求和器3的输出端相连、输出端 与第=求和器3的输入端相连，第=放大器10的输入端与第二放大器9的输入端相连、输 出端与第四求和器4的输入端相连。
[0031] 环路滤波器的设计是从S域到Z域采用后向差分完成S平面到Z平面的映射，其 传输函数为
Cl)
[0033] 其中，T为时钟信号的采样周期，且T= 1/fs，Tp^为工频干扰的周期，TPL= 1/fPW ki、k,分别为第二放大器9、第=放大器10的增益系数。环路滤波器是所述软件锁相环中关 键一环，其直接关系到整个系统是否具有稳定的频率响应。为防止过采样，时钟信号的采样 频率fs与工频干扰的采样频率fPU之间的关系为fS=NfPW