4《N《6。例如，工频干扰的 频率为50化，则fpLs= 500化灯PL= 20ms)，取N= 4,则时钟信号的采样频率fS= 2曲Z灯 =0. 5ms)，ki= 1/128 > 0. 0078 和kZ= 8,则（1)式可写为：
[0035]如图2所示，环路滤波器的正向通路增益会增加数控振荡器中剩余波纹的输入， 进而转换成数控转换器的抖动输出，因此在环路滤波器的设计中设有一个平均器，为一个 锁相周期的均衡器，可大大降低数控振荡器中剩余波纹的输入，进而阻止数控振荡器的抖 动输出及所有谐波。所述平均器包括第一延迟器5、第二延迟器6、第一求和器1、第二求和 器2,其传输函数为
(2)
[0037] 所述软件锁相环的工作原理是首先输入信号与数控振荡器的输出信号在鉴相器 内进行比较，则鉴相器输出的电压信号与两个信号的相位差成一定比例。环路滤波器除W 鉴相器输出的高频分量，其输出信号W电压的形式加到数控振荡器的输入端，数控制振荡 器的输出信号频率与输入电压成一定的比例关系，并随着输入电压的变化而变化。如果频 率不相同，鉴相器将输出低频分量，通过环路滤波器的输出频率使数控振荡器的频率也同 步发生变化。运种同步的变化，最后会使数控振荡器的输出信号频率与鉴相器输入信号的 频率保持一致，即达到了同步。运种同步的结果使数控振荡器的输出信号与鉴相器输入信 号的相位差固定在一个恒定值。因此，鉴相器的输出在完成同步的基础上，输出一个恒定的 电压值，环路滤波器的输出也是一个恒定值，数控振荡器的频率也处在一个恒定值，不再变 化，此时，环路处于一个锁定状态。实现锁相的过程，由于是在全部数字化器件中完成的，该 锁相环的设计也是全数字化的锁相环设计，其设计的重点是环路滤波器的设计。
[0038] 为寻找使所述软件锁相环优化且稳定的参数即频率响应的系数ki、心将在 MTLAB201化运行环境中用SINMULINK对其进行优化设计，W便能快速获取优化数值。请 参阅图3,为降低数控振荡器输入信号的抖动，采用正弦波混合波形输入的方式。为了避免 浮点乘法溢出，经过数控振荡器后，将正弦波的最低有效误差范围（LSB)规定为256位，即 256LSB/幅度，则混频器的输出须除W256,W保持环路增益。由于工频频率为50化，为使数 控振荡器能监测工频频率±1误差范围内的数据，将数控振荡器的灵敏度设为ImHz/LSB， 若换作电压值换算，则ILSB相当于3V/4096 = 0. 732mV，因此数控振荡器灵敏度为1. 36化/ V。k,的系数是可从0. 5开始不断变化的，经过多次实验后发现，当k,增大到8时，系统可 获得快速而稳定的响应，因此仿真中系数k,固定到8,再除W128 (W256位的正位来讲）， 相位裕度下降到65%，但仍能保持良好的稳定性。DCO的灵敏度为±lHz/3. 3V= 0.細z/V， 为表明输入信号和参考信号之间相位的不同，选择了混合正弦波代替方波，鉴相器的正弦 波增益比方波要低4/JT= 1. 274倍，相应地输入电压幅度可增加1. 274倍，即1. 274x0. 5V =0. 637V。仿真结果如图4、图5所示。图4中第一个波形是DCO输入频率波形（0. 637V 的正弦波形），第二个波形是DCO参考电压波形（IV的正弦波形），第S个波形是DCO输入 的控制电压波形，图5为图4在1. 8秒时的局部放大波形。从图4的波形中可W看出，所设 计的锁相环是稳定的。当DCO输入与参考电压波形一致时，锁相环输入波形的相位就是90 度（见图5第二个波形），图5的第S个被放大的波形是一些残留的起伏波纹，大约在IOuV 左右。为了减少运种残留波纹的产生，ADC的采样频率值必须是DCO产生的参考频率的数 倍，才能够使锁相环的均衡器对工频的谐波有抑制作用。 W39]请参阅图6- 9，所述软件锁相环在STM32F28335微控制器中进行测试实 验，运行环境的时钟为150MHz，其它各项参数设定为：12位的ADC，采样频率为2曲Z， 0. 732mV(3V/4096)的分辨率，DCO的频率范围为±2Hz，12位字长，DCO灵敏度为IMHz/LSB， 或1. 36化/V。图6-9所示为经过微控制器的实际操作，产生的数据传输到PC机中，通过 MTLAB运行出可视化的曲线，可W看出，该锁相环具有稳定的响应，其输入幅度和频率的所 有变化范围均在输入电压从0. 2化P到1. 6化P，工频在1 ±mz之间的变化范围内。如图6- 图9所示，第一个波形图框中矩形波由参考电压波形转换而来，另外一条波形图为输入频 率波形图，第二个波形图框中为DCO输出信号波形图，第S个波形图框中为DCO输入信号波 形图。从图中可明显看出，在输入电压从Vin= 0.2化P到Vin= 1. 6化P变化，输入的频率 变化范围为±mz时，锁相环保持了稳定性。当DCO的输入被设定为矩形参考波形时，输入 的正弦波具有了 90度的相位。其中环路滤波器中采用的一周期均衡器即平均器，对于消除 剩余波纹起着重要作用，否则上述波形的残留波纹会更多。 W40] 本发明所述软件锁相环结构新颖，流程简单，成本低，数字化的锁相环性能更加精 确、可靠；可产生同步的工频共模干扰，不但可W在ECG信号处理中使用，还可W应用到同 步的其它数字信号处理应用领域；输入任意的频率信号时，DCO可保证稳定的频率响应，其 同步在软件中完成，没有硬件生产成本，在实际应用中操作方便，性能稳定。
[0041] W上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发 明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技 术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1. 一种滤除工频干扰的软件锁相环，其输入的信号为模拟信号，输出的信号为数字信 号，其特征在于，包括依次连接的模数转换器、鉴相器、环路滤波器、数控振荡器，数控振荡 器的输出端分别连接鉴相器、模数转换器，分别向鉴相器、模数转换器提供参考信号、同步 信号，数控振动器的输入端输入一时钟信号； 环路滤波器包括正向通路与若干旁路，正向通路包括依次连接的第一求和器、第二求 和器、第一放大器、第二放大器、第三求和器、第四求和器；若干旁路包括第一延迟器、第二 延迟器、第三延迟器、第三放大器，第一延迟器的输入端、第二延迟器的输出端及鉴相器的 输出端与第一求和器的输入端相连，第一延迟器的输出端与第二求和器的输入端相连，第 二延迟器的输入端与第一放大器的输入端相连、输出端与第一求和器的输入端相连，第二 放大器的输入端与第一放大器的输出端相连、输出端与第四求和器的输入端相连，第三延 迟器的输入端与第三求和器的输出端相连、输出端与第三求和器的输入端相连，第三放大 器的输入端与第二放大器的输入端相连、输出端与第四求和器的输入端相连。2. 根据权利要求1所述的滤除工频干扰的软件锁相环，其特征在于，环路滤波器的传 输函数为其中，T为时钟信号的采样周期，为工频干扰的周期，k p kz分别为第二放大器、第三 放大器的增益系数。3. 根据权利要求1或2所述的滤除工频干扰的软件锁相环，其特征在于，在环路滤波器 中设有一平均器，包括第一延迟器、第二延迟器、第一求和器、第二求和器，其传输函数为4. 根据权利要求1或2所述的滤除工频干扰的软件锁相环，其特征在于，时钟信号的采 样频率匕与工频干扰的采样频率f ^之间的关系为f s= NfVs，4彡N彡6。5. 根据权利要求1所述的滤除工频干扰的软件锁相环，其特征在于，若鉴相器输入端 的数字信号位数为n，数控振荡器输入端的数字信号位数为m，则η多m。
【专利摘要】本发明公开了一种滤除工频干扰的软件锁相环，其输入的信号为模拟信号，输出的信号为数字信号，所述软件锁相环包括依次连接的模数转换器、鉴相器、环路滤波器、数控振荡器，数控振荡器的输出端分别连接鉴相器、模数转换器，分别向鉴相器、模数转换器提供参考信号、同步信号，数控振动器的输入端输入一时钟信号。本发明所述软件锁相环结构新颖，流程简单，成本低，数字化的锁相环性能更加精确、可靠；可产生同步的工频共模干扰，不但可以在ECG信号处理中使用，还可以应用到同步的其它数字信号处理应用领域；输入任意的频率信号时，数控振荡器可保证有稳定的频率响应，其同步在软件中完成，没有硬件生产成本，在实际应用中操作方便，性能稳定。
【IPC分类】H03L7/089, H03L7/099
【公开号】CN105337612
【申请号】CN201510928938
【发明人】杨艳
【申请人】杨艳
【公开日】2016年2月17日
【申请日】2015年12月9日