[0047]T4进行g运算得到β值传递给其父节点T2,T2继续进行g运算得到自己的β 值，将其传递给右子节点Τ5,Τ5的孩子节点均为叶子节点，Τ5进行f运算和g运算即可得 到叶子节点T10和T11即待译码字112和u3的值；
[0048]T5将g运算得到的β值传递给其父节点T2,T2进行g运算得到其β值并将其 传递给其父节点Tl，Τ1为根节点，进行g运算得到其β值传递给右子节点Τ3 ;
[0049]Τ3首先利用β值进行f运算得到其α值，将该α值传递给其左子节点Τ6,Τ6的 孩子节点均为叶子节点，Τ6进行f运算和g运算即可得到叶子节点Τ12和Τ13即待译码字 u4和u5的值；
[0050]T6将g运算得到的β值传递给其父节点T3,T3继续进行g运算得到自己的β 值，将其传递给右子节点Τ7,Τ7的孩子节点均为叶子节点，Τ7进行f运算和g运算即可得 到叶子节点T14和T15即待译码字1!6和u7的值，则完成译码过程。
[0051]Polar码在信道传输过程中，在某些特定位置上，正确率趋近于0或1，这些位置可 以完全用作信息比特，在传输过程中不会出错或者传输错误率为100%，因此这些特定位置 的码字能够确定。而另一位特殊位置上，正确率趋近于50%，无法确定传输的码字是什么。 所以为了提高传输准确性，将正确率为50%的位附上0或1这样的固定比特，而不用来传输 信息比特，能够使传输正确率达到最高。针对码字数N= 1024的情况，有一种信息比特和 固定比特的排布：
[0053] 其中所有的0表示固定比特位，不管穿什么信号都在该位附上0 ;1表示信息比特 位，表示信息码字查到该位传输。
[0054] 基于Polar码的这种特性，译码树还能进一步优化，步骤（4)可以通过以下步骤完 成译码过程：
[0055] (4-1)参照图6,将译码树中的树节点分为三类，均由固定比特计算得到的节点作 为N°节点（空心节点），均由信息比特计算得到的节点作为N1节点（实心节点），其他节点 为混合节点（阴影节点）；注意到，两个固定比特经过多次计算依旧为固定比特，因而它所 传递的β值其实是已知的，便可以不用再计算。而对于信息比特，已证明有：β=h(c〇， 即对应于α序列，乘以它的相应大小的克罗内克矩阵即可得到译码结果。因此，可以将空 心与实心节点分别融合成一个节点；
[0056] (4-2)若一个父节点到其叶子节点路径上的所有节点均为Ν°节点，并且叶子节点 和父节点均为Ν°节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子节 点合并为一个树节点；若一个父节点到其叶子节点路径上的所有节点均为Ν1节点，并且叶 子节点和父节点均为Ν1节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及 叶子节点合并为一个树节点；结果如图7所示；
[0057] (4-3)根据译码树的二叉树结构由根节点开始译码，得到每个叶子节点的值，完成 译码过程。
[0058] 基于这次简化，可以看出白色节点的计算被省去了，黑色节点的计算仅需一步。因 此在这个（8,3)码的例子中，处理延时由第一次优化得到的2Ν-2 = 14个时钟周期简化至 仅5个时钟周期便得以完成。
[0059] 之后，处理单元通过α-寄存器（a-RAM)和β-寄存器（β-RAM)来获取α和β 的值，每译出一比特码字，将送入码字寄存器（codewordRAM)中寄存；
[0060] 最后从码字寄存器中获取译码结果。
[0061]Instruction通过生成的译码树获得，由相应程序烧写进入。经过Instructions 的预编译后，controller的任务便相对轻松，从上述可以看到，该结构完成的功能有：获取 与解码Instructions，激活LLR值的加载以及触发计算。
[0062] Instruction的作用是用于指示在该时钟周期里processing部分执行的功能函 数。当processing中所包含的处理子模块固化后，根据Instruction指令来实现批处理的 模式。
[0063] 所述Instruction指令包括以下函数：
[0064]
[0065] 表一Instruction指令对应函数表
[0066] 其中每一个Instruction需要占用4比特来表示，3比特用于表示相应的处理函 数，1比特用于指示参与计算的是左孩子还是右孩子。从上文的算法设计中可知处理码长 为N比特的码字，由于固定比特的存在，每处理一帧所需要的Instructions的数目不多于 2N-2,因此，Instruction总共占据的内存不多于4 (2N-2)比特。
[0067] 为实现高吞吐量，将α和β的读和写分开进行，因此对应的α-寄存器（a -RAM) 和β-寄存器（β-RAM)含有双向通道的结构。每当处理完一次运算，将计算值存入α-寄 存器（a-RAM)或β-寄存器（β-RAM)，并将新的一组α或β将被加载到处理单元中。由 1024比特生成的译码树共有2Ν-1即2047个节点，因此α-寄存器所需空间为2N*LLR所 需比特数，即2N*15bit，β-寄存器所需空间为2Nbit。α-路由（α-router)和β-路由 (β-router)均是寻址单元。信道寄存器（ChannelRAM)所需的空间大小均为N*15bit，码 字寄存器所需空间大小为Nbit。
[0068] 路径选择部分用于从2L个PM值中筛选出L个最大的值，其硬件架构如图9和 图10所示。由已知的推导得到比较过程需要用到L(2L-1)个比较器，每译出一帧码字所 需时钟周期估计为RN，其中R表示的是码率。为增加其吞吐量，在路径选择的输入端加一 寄存器。指针内存（PointerMemory)中存储有L· (log2N-l)个元素用于存储L个路径 值。因此需要l〇g2L个比特来表示这一路径。因此，PointerMemory所需的内存空间为 L·log2L· (log2N-l)比特。
【主权项】
1. 一种高资源利用率的极性译码批处理方法，其特征在于包括以下步骤： (1) 对于每个待译码的字节，用克罗内克矩阵示意图表示其从yt^y^yz^yey·/译码为 的过程； (2) 将克罗内克矩阵示意图内加号运算作为f节点，连接运算作为g节点； (3) 将与y。、ypy2、y3、y4、y5、y#Py7直接连接的4个f节点和4个g节点合并为一个 集合形成根节点T1，将与T1中的4个f节点直接连接的2个f节点和2个g节点合并为一 个集合形成T1节点的左子节点T2,将与T1中的4个g节点直接连接的2个f节点和2个 g节点合并为一个集合形成T1节点的右子节点T3,将与T2中的2个f节点直接连接的1 个f节点和1个g节点合并为一个集合形成T2节点的左子节点T4,将与T2中的2个g节 点直接连接的1个f节点和1个g节点合并为一个集合形成T2节点的右子节点T5,将与 T3中的2个f节点直接连接的1个f节点和1个g节点合并为一个集合形成T3节点的左 子节点T6,将与T3中的2个g节点直接连接的1个f节点和1个g节点合并为一个集合形 成T3节点的右子节点T7,将u。和u 别作为T4的左子节点T8和右子节点T9,将u2和u3 分别作为T5的左子节点T10和右子节点T11，将叫和u5分别作为T6的左子节点T12和右 子节点T13,将116和u7分别作为T7的左子节点T14和右子节点T15,其中u。、Ul、u2、u3、u4、 u5、116和u7分另lj表示的节点为叶子节点，所有节点组成一棵译码树； (4) 根据译码树的满二叉树结构由根节点开始译码，得到每个叶子节点的值，完成译码 过程。2. 根据权利要求1所述的高资源利用率的极性译码批处理方法，其特征在于：步骤（4) 中，利用译码树的完全二叉树结构通过深度优先算法由根节点开始进行f运算和g运算，得 到每个叶子节点的值。3. 根据权利要求1所述的高资源利用率的极性译码批处理方法，其特征在于：步骤（4) 所述的利用译码树的完全二叉树结构由根节点开始译码，得到每个叶子节点的值，具体包 括以下过程： (4-1)将译码树中的树节点分为三类，均由固定比特计算得到的节点作为N°节点，均由 信息比特计算得到的节点作为N1节点，其他节点为混合节点； (4-2)若一个父节点到其叶子节点路径上的所有节点均为N°节点，并且叶子节点和父 节点均为#节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子节点合 并为一个树节点；若一个父节点到其叶子节点路径上的所有节点均为N1节点，并且叶子节 点和父节点均为N1节点，则将该父节点、父节点到其叶子节点路径上的所有节点以及叶子 节点合并为一个树节点； (4-3)根据译码树的二叉树结构由根节点开始译码，得到每个叶子节点的值，完成译码 过程。
【专利摘要】本发明提供了一种高资源利用率的极性译码批处理方法，用克罗内克矩阵示意图表示译码过程，将其中的加号运算作为f节点，连接运算作为g节点，然后生成译码树，最后根据译码树的满二叉树结构进行译码。本发明充分利用了闲置的PE运算节点来进行搜索宽度内其他路径上的译码，只要运用一定的时序逻辑，搜索宽度为L路径上的译码环节仅需在同一个处理单元上完成，而所增加的时钟周期也仅是与L相比的一个量，大大小于译一帧码的耗时，因此对原有的译码速率影响不大，所节省下来的处理节点所消耗的资源可用于完成更多功能的函数，实现了对MCU的极大优化。
【IPC分类】H03M13/13
【公开号】CN105356891
【申请号】CN201510844808
【发明人】李舒燕, 王汝 , 杜胜
【申请人】中国地质大学（武汉）
【公开日】2016年2月24日
【申请日】2015年11月26日