Usb资源利用的制作方法
【专利摘要】本发明涉及USB资源利用。至少一个下游接口可以被配置为同时连接于USB3.0兼容设备和USB2.0兼容设备。接口可以用于通过下游端口与USB3.0兼容设备通信并且同时通过所述下游端口与USB2.0兼容设备通信。
【专利说明】USB资源利用
[0001] 相关申请
[0002] 本实用专利要求于2010年9月30日提交的美国临时申请序列号61/388, 061的 优先权，该临时申请通过引用被全部并入本文。
[0003] 背景
[0004] 通用串行总线（USB)技术已经是非常成功的并且它们的应用是几乎普遍存在的。 USB3. 0兼容标准的到来通过更大的数据传输速率提供增强的性能。USB3. 0标准采用SSTX 和SSTR信号(在下文称为"超高速"信号）来实现更大的数据传输速率。为了保持通用的性 质，向后兼容通过还包括USB2. 0兼容的D+和D-信号(在下文称为"高速"信号）来保持，使 得不被配置为处理超高速信号的较老的USB设备可以仍然使用USB2. 0信号(例如高速、全 速和/或低速）信号通信。
【专利附图】
【附图说明】
[0005] 附图示出了在本申请中传达的构思的实现。所示的实现的特征可以通过参照结合 附图理解的下文的描述被更容易地理解。相似的参考数字在各个附图中在所有可行之处用 于指示相似的元件。此外，每个参考数字的最左边的数字传达参考数字被首次引进的图和 相关联的讨论。
[0006] 图1是可以根据各种实施方案实现的USB资源利用方法的流程图。
[0007] 图2示出了有效地利用USB资源的系统200的实施方案。
[0008] 图2A示出了方案212在设备220中的实现的实施方案。
[0009] 图2B示出了方案212在设备240中的实现的另一个实施例。
[0010] 图2、2A、2B和3-7是可以根据本发明的各种实施方案采用的USB资源利用技术。
【具体实施方式】
[0011] 本专利涉及通用串行总线（USB)技术并且具体地涉及利用USB技术可用的资源。 USB3. 0是相对新的标准，其提供比现有的USB2. 0技术更好的性能。USB3. 0还保持对USB2. 0 设备的向后兼容。简言之，USB3. 0兼容接口包括第一组超高速导线（SSTX和SSRX信号）和 第二组高速USB2. 0导线（D+和D-信号)。
[0012] 在许多使用方案中，USB接口在包括插座的USB端口中终止。插座可以允许用户 将下游设备例如闪速存储器软件狗设备、照相机、鼠标等的插头插入USB端口中。如果下游 设备是USB3. 0兼容的，那么与下游设备的数据通信利用第一组超高速导线。否则，第二组 高速USB2. 0导线可以被利用。这样的系统提供向后兼容，使得插头被插入端口中的任何未 知的USB设备合适地起作用。
[0013] 然而，其他的应用没有这种未知的因素。例如，USB技术可以被用于将已知的部件 固定地连接在一起。在这样的情况下，事先已知下游设备是USB3. 0兼容的还是USB2. 0兼 容的。在这样的情况下，冗余的第一组超高速导线和第二组USB2. 0兼容导线不提供增强的 灵活性，而是代替地仅导致增加的成本和/或降低的性能，因为连接器中的一个不正在被 使用。
[0014] 如本文所使用的，术语"USB3. 0"或"USB3. 0兼容的"用于意指支持如USB-IF (Implementers Forum), Inc.在USB3. 0规范中所定义的超高速信令的设备(其可以包括一 个或多个兼容的部件)。相似地，术语"高速导线"用于指可以用于如USB-IF在USB2. 0规范 中所定义的低速、全速或高速信令的D+/D-线路。此外，可能USB3. 0兼容设备支持USB2. 0 规范所定义的能力中的全部或一些，并且USB2. 0兼容设备支持USB3. 0规范所定义的能力 中的一些。这两个规范仅作为例子被使用，并且没有被规定为相对于本文描述的方法和设 备实施方案或它们的等效形式的精神是限制性的。
[0015] 图1是可以用于向用户提供给定的系统配置的增加的性能和/或降低的成本的 方法100的实施方案。在102,该方法将USB3.0兼容接口供应至已知是USB3.0兼容的并 且因此仅使用接口的超高速部分的下游设备。在104,该方法将USB3. 0接口的未被使用的 USB2. 0兼容部分提供至USB2. 0兼容设备。因此，单个USB3. 0接口可以用于与两个不同的 下游设备通信。在一种情况下，USB3. 0兼容接口可以包括包含超高速导线和高速导线的下 游端口。超高速导线可以连接于USB3. 0兼容设备，并且高速导线可以连接于USB2. 0兼容 设备。因此，单个端口可以服务于两个设备。因此，对于给定系统资源集合，最终用户或消 费者可以接收比之前可能的功能更好的和/或更多的功能。
[0016] 在一些实施方案中，方法100和/或用于实现当前构思的其他方法可以被存储在 计算机可读存储介质上作为计算机可读指令。处理器例如控制器可以执行计算机可读指令 以执行方法。
[0017] 图2示出了有效地利用USB资源的系统200的实施方案。系统200包括主机设备 202和两个下游设备204和206。在这种情况下，下游设备204已知是USB3. 0兼容的(或至 少有USB3. 0能力的）设备，并且下游设备206已知是USB2. 0兼容设备。为了解释的目的， 关于将在下文更详细地讨论的第一方案210和第二方案212解释系统200。
[0018] 主机202可以供应包括第一组导线216和第二组导线218的接口 214。接口 214 可以是USB3. 0兼容的。在这种情况下，第一组导线216是超高速（USB3. 0)兼容的SSTX和 SSTR线路。相似地，第二组导线218可以是高速（USB2. 0)兼容的D+和D-线路。
[0019] 在方案210中描绘的实施方案中，下游设备204是已知的USB3.0兼容设备。因此， 第一组导线216用于在主机设备202和下游设备204之间的通信，而第二组导线218保持 不被利用，如在220指示的。因此，从资源使用的观点看，接口 214作为方案210中的资源 是未充分利用的。一个对比的实施例是在下文关于方案212被描述。
[0020] 在方案212中描绘的实施方案中，下游设备204以与方案210相同的方式连接于 主机设备202。然而，第二组导线218连接于下游设备206以增加资源利用。因此，在方案 210中与单个下游设备连接的接口 214可以现在用于连接于两个下游设备。因此，对于主 机设备202的给定的成本，最终用户可以在方案212中比在方案210中被提供更多的功能。 在其他的情况中，可以在已知下游设备204是USB3. 0兼容设备并且下游设备204将以通常 永久的方式连接于接口 214的例子中实现方案212。如本文所使用的，通常永久的方式意指 最终用户不预期容易地和频繁地断开下游设备204并且连接一些其他的下游设备。
[0021] 图2A示出了方案212在设备220中的实现的实施方案。在这种情况下，设备220 包括主板222,主板222通过包括端口 230的单个USB接口 228耦合于是已知的有USB3. 0 能力的设备的图形卡224和是已知的USB2. 0设备的声卡226。USB接口提供到图形卡224 的超高速连接器232和到声卡226的高速连接器234。
[0022] 图2B示出了方案212在设备240中的实现的另一个实施例。在这种情况下，设备 240包括主板242,主板242耦合于是已知的USB3. 0设备的图形卡244。主板还耦合于外 部USB2. 0兼容连接器246。外部USB2. 0兼容连接器246可以作为可以接纳任何USB2. 0兼 容设备例如记忆棒、读卡器、键盘、鼠标等的USB插座来表示。主板通过包括端口 250的单 个USB接口 248连接于图形卡和外部USB2.0兼容连接器246。USB接口 248提供到图形卡 244的超高速连接器252和到外部USB2. 0兼容连接器246的高速连接器254。
[0023] 图3示出了可以有效地利用USB资源的系统300的另一个实施方案。系统300包 括作为扩展坞302而实现的设备。关于扩展坞302描述的原理可以被其他的可以采用USB 技术的设备利用。在本实施例中，扩展坞302包括相对于壳体303定位的六个外部端口。 外部端口中的一个是去往PC的上游端口 304。其余的五个端口是以三个USB3.0兼容USB 端口 306 (1)、306 (2)和306 (3)(被示为USB兼容插座)、一个以太网端口 308和一个视 频端口 310的形式的下游端口。扩展坞电路312示出了扩展坞302的示意图。在本实施例 中，扩展坞包括三个芯片组：集线器芯片组314、视频芯片组316和以太网芯片组318。集线 器芯片组314可以被配置为作为4端口 USB集线器起作用，如在320指示的。（虽然4端口 集线器实施例在此示出，但是关于该数量不是关键的，并且其他的实现可以涉及具有或多 或或少的端口的USB集线器)。
[0024] 视频芯片组316可以被配置为向视频功能提供USB3.0,如在322指示的。以太网 芯片组318可以被配置为向以太网功能提供USB2. 0,如在324指示的。因此，集线器芯片组 314通过接口 326连接于上游端口 304。集线器芯片组314通过接口 328(1)连接于USB3. 0 端口 306 (1)，通过接口 328 (2)连接于USB3.0端口 306 (2)，并且通过接口 328 (3)连接 于USB3.0端口 306 (3)。此外，集线器芯片组通过接口 328 (4)连接于视频芯片组316和 以太网芯片组318。最后，视频芯片组316通过接口 330连接于视频端口 310。相似地，以 太网芯片组318通过接口 332连接于以太网端口 308。注意，在本实施方案中，在集线器芯 片组314与视频芯片组316和以太网芯片组318之间的通过接口 328 (4)的连接可以被认 为是相对"固定的"。例如，如果没有芯片组中的一个的故障和随后的更换，那么连接不预期 被干扰。可以被认为是相对固定的一种方案是芯片组被焊接在印刷电路板（PCB )上的情况。
[0025] 接口 328 (4)可以被配置为与上文关于图2的方案212的描述一致。在本实现 中，回想起扩展坞302包括四端口 USB集线器320。然而，通信可以使用五个下游机构(例如 USB3.0端口 306 (1)-306 (3)、视频芯片组316和以太网芯片组318)来建立。因此，本实 现比之前的技术更好地利用四端口集线器所提供的资源。
[0026] 虽然系统300在扩展坞的内容中被解释，但是本发明的构思可以在任何数量的设 备例如集线器、中继器、分路器、监视器、ASIC、计算设备、照相机和存储设备以及其他设备 中实现。
[0027] 图4示出了可以有效地利用USB资源的系统400的又一个实施方案。系统400包 括以在内部包含PC芯片组404的笔记本计算设备402的形式的设备。关于笔记本计算设 备402描述的原理可以被其他的可以采用USB技术的设备利用。在本实施例中，笔记本计 算设备402包括两个外部USB3. 0兼容下游连接或端口 406 (1)和406 (2)(被示为USB插 座)、一个USB3. 0固态驱动器408和一个USB2. 0光学驱动器410。PC芯片组404包括一个 USB3.0 主机控制器 412 和三个 USB3.0 接口 414 (1)、414 (2)和 414 (3)。
[0028] 主机控制器412通过USB3. 0接口 414 (1)耦合于USB3. 0端口 406 (1)并且通过 USB3.0 接口 414 (2)耦合于 USB3.0 端口 406 (2)。主机控制器 412 通过 USB3.0 接口 414 (3)耦合于USB3. 0固态驱动器408和光学驱动器410。在这个特定的情况下，接口 414 (3) 可以允许超高速信号在USB3. 0主机控制器412和USB3. 0固态驱动器408之间传递。接 口 414 (3)还可以允许高速(和/或低速和/或全速信号)在主机控制器412和光学驱动器 410之间传递。因此，本实现可以允许USB3. 0主机控制器412与四个端口和/或利用仅三 个接口的设备通信。因此，本实现比之前的技术更好地利用可用资源。
[0029] 图5示出了可以有效地利用USB资源的系统500的又一个实施方案。系统500包 括主机或上游设备502和两个下游设备504和506。在本实施例中，下游设备504是已知的 USB3. 0兼容设备，并且下游设备506是已知的USB2. 0兼容设备。
[0030] 主机设备502包括包含控制器512并且限定接口 514的主机芯片组510。（主机芯 片组510还可以限定未在此示出但例如在图3中示出的其他的接口）。接口 514可以限定 第一数据或信号路径516和第二数据或信号路径518。第一数据路径516可以在主机设备 502和下游设备504之间延伸以允许在这两个设备之间的通信。相似地，第二数据路径518 可以在主机设备502和下游设备506之间延伸以允许在这两个设备之间的通信。
[0031] 第一数据路径510可以包括第一组导线520,而第二数据路径512可以包括第二组 导线522。第一组导线520可以是USB3. 0兼容的SSTX和SSTR线路。相似地，第二组导线 522可以是USB2. 0兼容的D+和D-线路。
[0032] 接口 514可以允许在控制器512与第一和第二下游设备504和506之间的数据通 信。此外，在本实现中，数据路径516和518可以允许分别在下游设备504和控制器512之 间的和在下游设备506和控制器之间的同时通信。例如，下游设备504可以通过数据路径 516将数据发送至控制器，而下游设备506通过数据路径518将数据发送至控制器。这种配 置可以防止可能由于通过共享的数据路径的同时通信而发生的数据的错乱。
[0033] 图6和7示出了用于允许在主机设备和两个下游设备之间通过单个接口的通信的 实施方案的两个可选的配置。
[0034] 图6示出了根据一个实施方案的集线器芯片组602。集线器芯片组包括控制器 604、总线606和接口 608。接口形成两个数据路径610 (1)和610 (2)。数据路径610 (1) 使超高速信号能够当数据路径被耦合于有USB3. 0能力的设备612时通过接口 608传递至 总线606。数据路径610 (2)使标准速度或高速信号能够当数据路径被耦合于有USB2. 0能 力的设备614时通过接口 608传递至总线606。
[0035] 图7示出了集线器芯片组702中的集线器芯片组的另一个实施方案。集线器芯片 组702包括两个控制器704 (1)和704 (2)和接口 708。接口可以包括两个数据路径710 (1)和710 (2)。数据路径710 (1)使超高速信号能够当数据路径被连接于有USB3.0能力 的设备712时通过接口 708来传递。数据路径710 (2)使标准速度或高速信号能够当数据 路径被连接于有USB2. 0能力的设备714时通过接口 708来传递。
[0036] 上文描述的实现允许单个USB3. 0接口被耦合于两个不同的下游设备并且通过单 个USB3. 0接口提供与两个下游设备的令人满意的通信。
[0037] 总括起来，本发明的实现提供共享单个USB3. 0接口以连接两个分离的USB设备的 方式。从另一个观点看，本发明的技术提供使USB3.0主机接口上的可用的线路或导线使用 专用的USB3. 0导线连接USB3. 0设备以及使用专用的USB2. 0导线连接USB2. 0设备的方 式。这些技术使设计者能够在已知所连接的设备中的一个支持USB3. 0 (例如有USB3. 0能 力）的设计中不对整个USB3.0端口造成浪费。因此，这些技术比现有的技术允许给定的设 计向给定组的硬件提供更多的端口。
[0038] 虽然关于利用USB资源的技术、方法、设备、系统等以结构特征和/或方法行动特 有的语言被描述，但是应理解，在所附的权利要求中限定的主题不一定被限于所描述的特 定的特征或行动。更确切地，特定的特征和行动作为实现所主张的方法、设备、系统等的示 例性的形式而被公开。
【权利要求】
1. 一种设备，包括： 至少一个下游接口， 其中各个下游接口被配置为同时连接于有USB3. 0能力的设备和USB2. 0兼容设备。
2. 根据权利要求1所述的设备，其中所述至少一个下游接口包括第一组导线和第二组 导线，其中所述第一组导线被配置为将USB3. 0信号传送至所述有USB3. 0能力的设备，并且 所述第二组导线被配置为将USB2. 0信号传送至所述USB2. 0兼容设备。
3. 根据权利要求1所述的设备，其中所述设备还包括耦合于总线的控制器，并且其中 所述至少一个下游接口包括在所述总线和所述有USB3. 0能力的设备之间的第一数据路径 以及在所述总线和所述USB2. 0兼容设备之间的第二数据路径。
4. 根据权利要求3所述的设备，其中所述第一数据路径和所述第二数据路径是分离的 并且不同于彼此。
5. 根据权利要求1所述的设备，其中所述设备还包括第一控制器和第二控制器，并且 其中所述至少一个下游接口包括第一数据路径和第二数据路径，并且其中所述第一数据 路径将所述有USB3. 0能力的设备耦合于所述第一控制器，并且所述第二数据路径将所述 USB2. 0兼容设备稱合于所述第二控制器。
6. 根据权利要求1所述的设备，其中所述至少一个下游接口被配置为同时传送所述 USB3. 0信号和所述USB2. 0信号。
7. 根据权利要求1所述的设备，其中所述设备包括主机控制器、集线器控制器、包含主 机控制器的片上系统、或包含集线器控制器的片上系统。
8. -种设备，包括： 上游端口；以及 至少一个下游端口，其中各个下游端口被配置为使用USB3. 0信号对有USB3. 0能力的 设备提供第一连接以及使用USB2. 0信号对USB2. 0兼容设备提供第二连接。
9. 根据权利要求8所述的设备，其中所述第一 USB3. 0连接独立于所述第二USB2. 0连 接。
10. 根据权利要求8所述的设备，其中所述至少一个下游端口允许所述设备接收来自 所述有USB3. 0能力的设备和所述USB2. 0兼容设备的同时通信。
11. 根据权利要求8所述的设备，其中所述有USB3. 0能力的设备是视频芯片组，并且所 述USB2. 0兼容设备是以太网芯片组。
12. 根据权利要求8所述的设备，还包括USB控制器，并且其中所述USB控制器被配置 为在使用所述USB3. 0信号与所述USB3. 0设备通信和使用USB2. 0信号与所述USB2. 0设备 通信之间交替。
13. 根据权利要求8所述的设备，还包括耦合于所述各个下游端口的第一 USB控制器和 第二USB控制器，所述第一控制器被配置为处理所述USB3. 0信号，并且所述第二控制器被 配置为处理所述USB2. 0信号。
14. 根据权利要求8所述的设备，包括USB集线器或USB分路器。
15. -种系统，包括： USB集线器设备，其位于壳体中并且包括上游接口和至少一个下游接口；以及 各个下游接口，其具有连接于USB3. 0兼容芯片组的第一组USB3. 0导线和连接于 USB2. 0兼容芯片组的第二组USB2. 0导线。
16. 根据权利要求15所述的系统，其中所述各个下游接口被配置为对所述USB3. 0兼容 芯片组提供第一数据路径和第一缓冲存储器以及对所述USB2. 0兼容芯片组提供第二数据 路径和第二缓冲存储器。
17. 根据权利要求16所述的系统，其中所述USB3. 0导线被焊接于所述USB3. 0兼容芯 片组，并且所述第二组USB2. 0导线被焊接于所述USB2. 0兼容芯片组。
18. 根据权利要求15所述的系统，其中所述USB集线器设备包括控制器，并且其中所述 第一组USB3. 0导线提供在所述USB3. 0兼容芯片组和所述控制器之间的第一数据路径，并 且其中所述第二组USB2. 0导线提供在所述USB2. 0兼容芯片组和所述控制器之间的第二数 据路径。
19. 根据权利要求18所述的系统，其中所述第一数据路径和所述第二数据路径允许从 所述USB3. 0兼容芯片组至所述控制器和从所述USB2. 0兼容芯片组至所述控制器的同时通 ?目。
20. 根据权利要求16所述的系统，其中所述USB3. 0兼容芯片组是包括位于所述壳体上 的视频端口的视频芯片组，并且其中所述USB2. 0兼容芯片组是包括在所述壳体上的以太 网端口的以太网芯片组。
21. -种方法，包括： 通过下游端口与USB3. 0兼容设备通信；以及 同时通过所述下游端口与USB2. 0兼容设备通信。
22. -种或多种计算机可读存储介质，其具有存储在其上的指令，所述指令当被控制器 执行时实现权利要求21的方法。
【文档编号】G06F13/40GK104123259SQ201310152801
【公开日】2014年10月29日 申请日期:2013年4月27日 优先权日:2013年4月27日
【发明者】汉斯·凡安特卫普, 赫尔夫·勒图尔纳 申请人:赛普拉斯半导体公司